計(jì)算機(jī)組成原理復(fù)習(xí)題及答案

1、1. 我國(guó)在_D年研制成功了第一臺(tái)電子數(shù)字計(jì)算機(jī)，第一臺(tái)晶體管數(shù)字計(jì)算機(jī)于年完成。 （答案錯(cuò)誤）A 1946 1958 B 1950 1968 C1958 1961D 1959 19652. 32 位微型計(jì)算機(jī)中乘除法部件位于_A中。3.沒(méi)有外存儲(chǔ)器的計(jì)算機(jī)監(jiān)控程序可以放在4.5.6.A CPU B 接口C 控制器A RAMB卜列數(shù)中最小的數(shù)是A （ 101001） 2在機(jī)器數(shù)中，零的表示形式是唯一的。A 原碼在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)D 專(zhuān)用芯片ROM C . RAMF口 ROMD CPU_AB （ 52） 8 C （ 2B）16 D （ 44） 10B.補(bǔ)碼C.移碼D_ 來(lái)實(shí)現(xiàn)

2、。A.原碼運(yùn)算的二進(jìn)制減法器補(bǔ)碼運(yùn)算的二進(jìn)制減法器C.補(bǔ)碼運(yùn)算的十進(jìn)制加法器D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器7.卜列有關(guān)運(yùn)算器的描述中是正確的。8.A 只作算術(shù)運(yùn)算，不作邏輯運(yùn)算B 只作加法C 能暫時(shí)存放運(yùn)算結(jié)果.以上答案都不對(duì)某DRA時(shí)片，其存儲(chǔ)容量為 512Kx 8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為A 8， 512 B 512， 8 C 18， 8D。 19， 89. 相聯(lián)存儲(chǔ)器是按_C_ 進(jìn)行尋址的存儲(chǔ)器。A 地址指定方式.堆棧存取方式C.內(nèi)容指定方式O地址指定與堆棧存取方式結(jié)合10. 指令系統(tǒng)中采用不同尋址方式的目的主要是A 實(shí)現(xiàn)存儲(chǔ)程序和程序控制B 縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性

3、C.可以直接訪問(wèn)外存.提供擴(kuò)展操作碼的可能并降低指令譯碼難度11 .堆棧尋址方式中，設(shè) A為累加寄存器，SP為堆棧指示器，Msp為SP指示器的棧頂單元,如果操作的動(dòng)作是：(A) -Msp (SP) 1-SP,那么出棧操作的動(dòng)作為:A. (Msp) -A, (SP) +1 - SP B. (SP) +1 - SP, (Msp) -AC. (SP) 1 - SP, (Msp) -AD . (Msp) -A, (SP) 1fSP12 .在CPU中跟蹤指令后繼地址的寄存器是_B。A .主存地址寄存器B.程序計(jì)數(shù)器C .指令寄存器D .狀態(tài)條件寄存器13 .描述多媒體CPU®本概念中正確表述的

4、句子是A 。A.多媒體CPU帶有MM抵術(shù)的處理器B.多媒體CPU非流水線結(jié)構(gòu)C. MMX旨令集是一種MIMD(多指令流多數(shù)據(jù)流)的并行處理指令D.多媒體CPU-一定是 CISC 機(jī)器14. 描述 Futurebus+ 總線中基本概念正確的表述是_C 。A. Futurebus+ 總線是一個(gè)高性能的同步總線標(biāo)準(zhǔn)B. 基本上是一個(gè)同步數(shù)據(jù)定時(shí)協(xié)議C. 它是一個(gè)與結(jié)構(gòu)、處理器技術(shù)有關(guān)的開(kāi)發(fā)標(biāo)準(zhǔn)D. 數(shù)據(jù)線的規(guī)模不能動(dòng)態(tài)可變15. 在 _A_ 的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可以和主存儲(chǔ)器單元統(tǒng)一編址，因此可以不用I/O 接口。D 以上三種總線OD 光盤(pán)D MFMI/O 操作結(jié)束.一次DMAB作結(jié)束A 單總線

5、B 雙總線C 三總線16. 用于筆記本電腦的外存儲(chǔ)器是_B_A .軟磁盤(pán) B,硬磁盤(pán) C17. 具有自同步能力的記錄方式_C_ 。A NRZ0 B NRZ1C PM18. _A_ 不是發(fā)生中斷請(qǐng)求的條件。A 一條指令執(zhí)行結(jié)束B(niǎo)C.機(jī)器內(nèi)部發(fā)生故障D19. 采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)B 數(shù)據(jù)周期C.存儲(chǔ)周期D .總線周期20. 并行I/O標(biāo)準(zhǔn)接口 SCSI中，一塊主適配器可以連接 B 臺(tái)具有SCSI接口的設(shè)備。A 6B 7 C 8 D 1021. 計(jì)算機(jī)科技文獻(xiàn)中，英文縮寫(xiě)CAI 代表_B_。A. 計(jì)算機(jī)輔助制造B. 計(jì)算機(jī)輔助教學(xué)C. 計(jì)算機(jī)輔助設(shè)計(jì)D.計(jì)算機(jī)輔助管理2

6、2. 某機(jī)字長(zhǎng)32 位。其中1 位符號(hào)位，31 位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為 _B_。A. + （ 1-2 -32） B. + （ 1-2-31） C. +（ 1-2 -30）23. 某機(jī)字長(zhǎng)32 位，采用IEEE 格式，則階碼采用_C_表示。A補(bǔ)碼 B 原碼 C移碼 D 反碼24. 運(yùn)算器的核心部分是_C。A. 數(shù)據(jù)總線B. 多路開(kāi)關(guān)C. 算術(shù)邏輯運(yùn)算單元D. 累加寄存器25. 某計(jì)算機(jī)字長(zhǎng)為32位，其存儲(chǔ)器容量為 16MB若按字編址，它的尋址范圍是B。A. 08MB B. 04M C. 04MB D. 08M26. 存儲(chǔ)周期是指_C_。A 存儲(chǔ)器的讀出時(shí)間8 存儲(chǔ)器的寫(xiě)入時(shí)

7、間C 存儲(chǔ)器進(jìn)行連續(xù)讀和寫(xiě)操作所允許的最短時(shí)間間隔D 存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作所允許的最短時(shí)間間隔27. 在虛擬存儲(chǔ)器中，當(dāng)程序正在執(zhí)行時(shí)，由_D_完成地址映射。A. 程序員 B. 編譯器 C. 裝入程序D. 操作系統(tǒng)28. 零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址，因此它的操作數(shù)可以來(lái)自_C（。 答案錯(cuò)誤）A 立即數(shù)和棧頂B. 棧頂和次棧頂C. 暫存器和棧頂D. 寄存器和內(nèi)存單元29. 寄存器間接尋址方式中，操作數(shù)處在_B_。A.通用寄存器 B .主存單元. 程序計(jì)數(shù)器. 堆棧30.和具有m個(gè)并行部件的處理器相比，一個(gè)m段流水線處理器 A。A. 具備同等水平的吞吐能力B. 不具備同等水平的吞吐

8、能力C. 吞吐能力大于前者的吞吐能力D. 吞吐能力小于前者的吞吐能力用于保存當(dāng)前正在執(zhí)行的一條指令。A. 緩沖寄存器B. 地址寄存器C. 程序計(jì)數(shù)器D. 指令寄存器32. 水平型微指令與垂直型微指令相比，_B_。A. 前者一次只能完成一個(gè)操作B. 后者一次只能完成一個(gè)操作C. 兩者都是一次只能完成一個(gè)操作D. 兩者都能一次完成多個(gè)操作33. 集中式總線仲裁中，_C_響應(yīng)時(shí)間最快。A.菊花鏈方式B. 計(jì)數(shù)器定時(shí)查詢方式C. 獨(dú)立請(qǐng)求方式34. 描述當(dāng)代流行總線結(jié)構(gòu)中，基本概念表述正確的句子是_B_。A.當(dāng)代流行總線結(jié)構(gòu)不是標(biāo)準(zhǔn)總線B.當(dāng)代總線結(jié)構(gòu)中，CPUW它私有的cache 一起作為一個(gè)模塊與

9、總線相連C. 系統(tǒng)中只允許有一個(gè)這樣的CPU模塊D. 以上均正確將一個(gè)字節(jié)型變量送到CRT顯示，CRT總線接口中設(shè)有8位數(shù)據(jù)寄存器，則 CPU各該字節(jié)型變量的二進(jìn)制碼以_D_方式送到接口，再由接口發(fā)送到CRT。A. 并行 B. 串行 C. 分時(shí) D. 并串行36. 當(dāng)采用_A_輸入操作情況下，除非計(jì)算機(jī)等待數(shù)據(jù)，否則無(wú)法傳送數(shù)據(jù)給計(jì)算機(jī)A. 程序查詢方式B. 中斷方式C. DMA 方式 D. 獨(dú)立請(qǐng)求方式37. 微型機(jī)系統(tǒng)中，外圍設(shè)備通過(guò)適配器與主板的系統(tǒng)總線相連接，其功能是_D_。A. 數(shù)據(jù)緩沖和數(shù)據(jù)格式轉(zhuǎn)換B. 監(jiān)測(cè)外圍設(shè)備的狀態(tài)C. 控制外圍設(shè)備的操作D. 前三種功能的綜合作用38. 中

10、斷向量地址是_C_。A.子程序入口地址B.中斷服務(wù)例行程序入口地址C. 中斷服務(wù)例行程序入口地址的地址D. 中斷返回地址讀 / 寫(xiě)控制信號(hào)的作用是_D_。A.決定數(shù)據(jù)總線上的數(shù)據(jù)流方向B.控制存儲(chǔ)器操作（R/W的類(lèi)型C. 控制流入、流出存儲(chǔ)器信息的方向D. 以上任一作用40.某存儲(chǔ)器芯片的存儲(chǔ)容量為8Kx 8位，則它的地址線和數(shù)據(jù)線引腳相加的和為_(kāi)A。A. 21 B. 20 C. 18 D. 16年我國(guó)研制的神威號(hào)計(jì)算機(jī)的浮點(diǎn)運(yùn)算速度達(dá)到每秒_C_億次。A. 10000 B. 4080C. 3840 D. 284042. 目前大多數(shù)集成電路生產(chǎn)中，所采用的基本材料為_(kāi)B_。A. 非晶硅B. 單

11、晶硅 C. 多晶硅 D. 硫化鎘43. 某機(jī)字長(zhǎng)32 位，其中數(shù)符1 位，則定點(diǎn)整數(shù)表示的最小負(fù)數(shù)值為。A. - （ 231-1 ） B. -（ 232-1 ） C. -231 D. -23244. 在機(jī)器數(shù)_D_中，零的表示形式是唯一的。A. 原碼和補(bǔ)碼B. 反碼 C. 移碼 D. 補(bǔ)碼45. 多路開(kāi)關(guān)是一種用來(lái)從n 個(gè)數(shù)據(jù)源中選擇數(shù)據(jù)送到一公共目的地的器件，其功能實(shí)現(xiàn)還可用_B_來(lái)代替。A. 一個(gè)以上，與非門(mén)B. 一個(gè)，三態(tài)緩沖器C. n 個(gè)，三態(tài)緩沖器D. n個(gè)以上，或非門(mén)46. 浮點(diǎn)運(yùn)算器的描述中，正確的句子是_B_。A. 階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算B. 階碼部件只進(jìn)行階碼相

12、加、相減和比較操作C. 階碼部件只進(jìn)行階碼相加、相減操作D. 尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算47. 模 4 交叉存儲(chǔ)器有4 個(gè)存儲(chǔ)模塊，它們有各自的_C。A. 地址寄存器B. 地址寄存器和指令寄存器C. 地址寄存器和數(shù)據(jù)緩沖寄存器D. 地址寄存器、數(shù)據(jù)緩沖寄存器和指令寄存器48.某機(jī)字長(zhǎng)64位，存儲(chǔ)器容量是 32MB若按半字編址，那么它的尋址范圍是_D.A. 0 64M B. 0 32M C. 0 16M D. 0 8M49. 雙端口存儲(chǔ)器之所以能高速進(jìn)行讀/ 寫(xiě)，是因?yàn)椴捎胈C_。A. 新型器件B. 流水技術(shù)C. 兩套相互獨(dú)立的讀寫(xiě)電路D. 高速芯片50. （寄存器）直接尋址方式中，寄存器中所

13、存的是_B。B. 存放操作數(shù)的主存單元的地址存放操作數(shù)的主存單元地址的地址_D。程序的條件轉(zhuǎn)移D. 程序的條件轉(zhuǎn)移或無(wú)條件轉(zhuǎn)移A. 操作數(shù)C. 存放操作數(shù)的寄存器的編號(hào)D.51. 指令的尋址方式采用跳躍尋址方式時(shí)，可實(shí)現(xiàn)A. 堆棧尋址B.C. 程序的無(wú)條件轉(zhuǎn)移不正確 的句子是_C。52.下面描述RISC指令系統(tǒng)中基本概念A(yù). 選取使用頻率高的一些簡(jiǎn)單指令，指令條數(shù)少B. 指令長(zhǎng)度固定C. 指令格式種類(lèi)多，尋址方式種類(lèi)多D. 只有取數(shù)/存數(shù)指令訪問(wèn)存儲(chǔ)器53. 同步控制是_A_。A.由統(tǒng)一時(shí)序信號(hào)控制的方式B.所有指令執(zhí)行時(shí)間都相同的方式C.只適用于CPU控制的方式D.只適用于外圍設(shè)備控制的方式

14、cpu 是 _c.（感覺(jué)好坑B,C,D）A. 16 位微處理器B. 準(zhǔn) 16 位微處理器C. 32 位微處理器D. 64 位微處理器55.在CPU中，暫存指令的寄存器是_D。D. 指令寄存器A. 數(shù)據(jù)寄存器B. 程序計(jì)數(shù)器C. 狀態(tài)條件寄存器56. 描述 PCI 總線基本概念中正確的句子是_AA. PCI 總線的基本傳輸機(jī)制是猝發(fā)式傳送B. PCI 總線是一個(gè)與處理器有關(guān)的高速外圍總線C. PCI 設(shè)備一定是主設(shè)備 一定是主設(shè)備D. 系統(tǒng)中允許只有一條PCI 總線的控制總線提供_D_。A. 數(shù)據(jù)信號(hào)流B.所有存儲(chǔ)器和I/O 設(shè)備的時(shí)序信號(hào)及控制信號(hào)C.來(lái)自I/O設(shè)備和存儲(chǔ)器的響應(yīng)信號(hào)D. B和

15、C兩項(xiàng)58. 軟磁盤(pán)、硬磁盤(pán)、磁帶機(jī)、光盤(pán)、固態(tài)盤(pán)屬于_B_設(shè)備。A. 遠(yuǎn)程通信B. 外存儲(chǔ)器C. 內(nèi)存儲(chǔ)器D. 人機(jī)界面的I/O59. 在中斷發(fā)生時(shí)，由硬件保護(hù)并更新程序計(jì)數(shù)器PC， 而不由軟件完成，主要是為_(kāi)A_ 。A. 能進(jìn)入中斷處理程序并能正確返回原程序B. 節(jié)省內(nèi)存C. 使中斷處理程序易于編制，不易出錯(cuò)D.提高處理機(jī)速度60. 字母與字符的編碼，目前普遍采用的是_D碼。A. 16 進(jìn)制 B. 8 進(jìn)制C. BCDD. ASCII一 填空題1. 在計(jì)算機(jī)術(shù)語(yǔ)中，將控制器和運(yùn)算器和在一起稱(chēng)為CPU而將CPU口 存儲(chǔ)器 _ 合在一起稱(chēng)為主機(jī)。2. 計(jì)算機(jī)軟件一般分為兩大類(lèi)：一類(lèi)叫_應(yīng)用軟件

16、 ，另一類(lèi)叫_系統(tǒng)軟件_ 。操作系統(tǒng)屬于系統(tǒng)軟件_ 類(lèi)。3. 主存儲(chǔ)器容量通常以MB表示，其中M = _ 1000000 ,_ 8位（1個(gè)字節(jié)）;硬盤(pán)容量通常以 GB表示，其中 G = 1000 Mo4. CPU 能直接訪問(wèn)_ cache_和 _主存_ ，但不能直接訪問(wèn)磁盤(pán)和光盤(pán)。5. 指令字長(zhǎng)度分為_(kāi)單字長(zhǎng)_、 _半字長(zhǎng) _、 雙字長(zhǎng) _ 三種形式。6. 計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方式可采用_并行_ 傳送、_串行_ 傳送、_復(fù)用_ 傳送。7. 通道是一個(gè)特殊功能的_處理器_ ，它有自己的指令和程序_ 專(zhuān)門(mén)負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。8. 并行 I/O 接口 SCSI

17、_ 和串行 I/O 接口 _ IEEE1394 _ 是目前兩個(gè)最具有權(quán)威性的標(biāo)準(zhǔn)接口技術(shù)。9. 計(jì)算機(jī)硬件包括_運(yùn)算器_、 _存儲(chǔ)器_、 _控制器_、 _適配器_、輸入輸出設(shè)備。10. 為了計(jì)算機(jī)能直接處理十進(jìn)制形式的數(shù)據(jù)，采用以下兩種表示形式：_字符串 和 _壓縮的十進(jìn)制數(shù)串_形式。前者主要用在_非數(shù)值_計(jì)算的應(yīng)用領(lǐng)域，后者用于直接完成十進(jìn)制數(shù)的算術(shù)運(yùn)算。是一種高速緩沖存儲(chǔ)器，是為了解決CPUW主存之間速度 不匹配而采用的一項(xiàng)重要的硬件技術(shù)，現(xiàn)發(fā)展為_(kāi)多級(jí)cache _ 體系，_指令cache 與數(shù)據(jù) cache _分設(shè)體系。12. 指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)性能的重要因素，它的_格式_和 _

18、功能_不僅直接影響到機(jī)器硬件結(jié)構(gòu)，而且也影響到_系統(tǒng)軟件_。13. 并行處理技術(shù)概括起來(lái)主要有三種形式：_時(shí)間_并行、_空間_并行、_時(shí)間加空間 _ 并行。+總線能支持_ 64 _位地址空間， 64 位、 128 位、256 _位數(shù)據(jù)傳輸，為下一代_多處理機(jī)_系統(tǒng)提供了一個(gè)穩(wěn)定的平臺(tái)，適合于高成本較大規(guī)模的計(jì)算機(jī)系統(tǒng)。15. 一個(gè)定點(diǎn)數(shù)由_符號(hào)位_和 _數(shù)值域_兩部分組成。根據(jù)小數(shù)點(diǎn)的位置不同，定點(diǎn)數(shù)有_純小數(shù)_和 _純整數(shù)_兩種表示方法。16. 存儲(chǔ)器的技術(shù)指標(biāo)有_存儲(chǔ)容量_、 _存取時(shí)間、 _存儲(chǔ)周期_。速度指標(biāo)還可以用_存儲(chǔ)器帶寬_來(lái)表示。17. 形成指令地址的方法，稱(chēng)為指令尋址，指令尋

19、址有_ 順序 尋址和_跳躍_尋址兩種，通過(guò)使用程序計(jì)數(shù)器_來(lái)跟蹤指令地址。18. 流水CPU以時(shí)間并行性 為原理構(gòu)造的處理器，是一種非常經(jīng)濟(jì)而實(shí)用的并行技術(shù)。目前的_高性能_微處理器幾乎無(wú)一例外地使用了流水技術(shù)。19. 當(dāng)代流行的標(biāo)準(zhǔn)總線追求與_結(jié)構(gòu)_、 _ CPU、 _技術(shù)_無(wú)關(guān)的開(kāi)發(fā)技術(shù)標(biāo)準(zhǔn)。20. 在計(jì)算機(jī)系統(tǒng)中，CPU 對(duì)外圍設(shè)備的管理，除了程序查詢方式、程序中斷方式外，還有_ DMA_方式、_通道 方式和 _ 外圍處理機(jī)_方式。簡(jiǎn)答題1. 一個(gè)較完善的指令系統(tǒng)應(yīng)包括哪幾類(lèi)？包括：數(shù)據(jù)傳送指令、算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、程序控制指令、輸入輸出指令、堆棧指令、字符串指令、特權(quán)指令等。2

20、. 什么是閃速存儲(chǔ)器？它有哪些特點(diǎn)？閃速存儲(chǔ)器是高密度、非易失性的讀/ 寫(xiě)半導(dǎo)體存儲(chǔ)器。從原理上看，它屬于ROM型存儲(chǔ)器，但是它又可隨機(jī)改寫(xiě)信息；從功能上看，它又相當(dāng)于RAM， 所以傳統(tǒng)ROM與RAM勺定義和劃分已失去意義。因而它是一種全新的存儲(chǔ)器技術(shù)。閃速存儲(chǔ)器的特點(diǎn)：（ 1）固有的非易失性（ 2）廉價(jià)的高密度（ 3）可直接執(zhí)行（ 4）固態(tài)性能3. 比較水平微指令與垂直微指令的優(yōu)缺點(diǎn)。（ 1） ）水平型微指令并行操作能力強(qiáng)、效率高、靈活性強(qiáng)，垂直型微指令則較差。（ 2） 平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長(zhǎng)。（ 3） 由水平型微指令解釋指令的微程序，具有微指令字比較長(zhǎng)，但微

21、程序短的特點(diǎn)，而垂直型微指令正好相反。（ 4） 水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對(duì)來(lái)說(shuō)比較容易掌握4. CPUP向應(yīng)中斷應(yīng)具備哪些條件？解：（ 1） 在CPU內(nèi)部設(shè)置的中斷允許觸發(fā)器必須是開(kāi)放的。（ 2） 外設(shè)有中斷請(qǐng)求時(shí)，中斷請(qǐng)求觸發(fā)器必須處于“1 ”狀態(tài)，保持中斷請(qǐng)求信號(hào)。（ 3） 外設(shè)（接口）中斷允許觸發(fā)器必須為“1”，這樣才能把外設(shè)中斷請(qǐng)求送至CPU。當(dāng)上述三個(gè)條件具備時(shí)，CPUE現(xiàn)行指令結(jié)束的最后一個(gè)狀態(tài)周期響應(yīng)中斷。5. 主存儲(chǔ)器的性能指標(biāo)有哪些？含義是什么？解：主存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期、存儲(chǔ)器帶寬。存儲(chǔ)容量：一個(gè)存儲(chǔ)器中可以容

22、納的存儲(chǔ)單元總數(shù)。存取時(shí)間：又稱(chēng)存儲(chǔ)器訪問(wèn)時(shí)間，是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。存儲(chǔ)周期：是指連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)操作（如連續(xù)兩次讀操作）所需間隔的最小時(shí)間。存儲(chǔ)器帶寬：在單位時(shí)間中主存?zhèn)鬏敂?shù)據(jù)的速率。6. RISC機(jī)器有哪些特點(diǎn)？解：RISC機(jī)具有以下特點(diǎn)：（ 1）選取使用頻率最高的一些簡(jiǎn)單指令，以及很有用但不復(fù)雜的指令。（ 2）指令長(zhǎng)度固定，指令格式種類(lèi)少，尋址方式種類(lèi)少。（ 3）只有取數(shù)/ 存數(shù)指令訪問(wèn)存儲(chǔ)器，其余指令的操作都在寄存器之間進(jìn)行。（ 4） CPUf通用寄存器數(shù)量相當(dāng)多。（ 5）大部分指令在一個(gè)機(jī)器周期內(nèi)完成。其意是指在采用流水線組織時(shí)每個(gè)機(jī)器周期內(nèi)能完成

23、一條指令功能，而并不是說(shuō)一條指令從取指到完成指定功能只要一個(gè)機(jī)器周期。（ 6）以硬布線控制為主，不用或少用微指令碼控制。（ 7）一般用高級(jí)語(yǔ)言編程，特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時(shí)間。7. 指令和數(shù)據(jù)都以二進(jìn)制代碼存放在內(nèi)存中，CPUffl何區(qū)分它們是指令還是數(shù)據(jù)？解：從時(shí)間上講，取指令事件發(fā)生在“取指周期”；取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。； 從內(nèi)存讀出數(shù)據(jù)流流從空間上講，從內(nèi)存讀出的指令流流向控制器向運(yùn)算器（通用寄存器）8. 請(qǐng)說(shuō)明指令周期、機(jī)器周期、時(shí)鐘周期之間的關(guān)系。解：指令周期是指取出并執(zhí)行一條指令的時(shí)間，指令周期常常用若干個(gè) CPU周期數(shù)來(lái)表示，CPU周期也稱(chēng)為機(jī)器周期，而一個(gè)

24、CPU周期又包含若干個(gè)時(shí)鐘周期（也稱(chēng)為節(jié)拍脈沖或T 周期）。9. CPU中有哪些主要寄存器？解：CPU中的主要寄存器有：指令寄存器（IR）、程序計(jì)數(shù)器（PQ、地址寄存器（AR）、緩沖寄存器（DR） 、通用寄存器（AC） 、狀態(tài)條件寄存器。10. 中斷接口中有哪些標(biāo)志觸發(fā)器？功能是什么？解：中斷接口中有四個(gè)標(biāo)志觸發(fā)器：（ 1 ）準(zhǔn)備就緒的標(biāo)志（ RD） ： 一旦設(shè)備做好一次數(shù)據(jù)的接受或發(fā)送，便發(fā)出一個(gè)設(shè)備動(dòng)作完畢信號(hào)， 使RD標(biāo)志置“1”。在中斷方式中，該標(biāo)志用作為中斷 源觸發(fā)器，簡(jiǎn)稱(chēng)中斷觸發(fā)器。（ 2）允許中斷觸發(fā)器（EI ） ：可以用程序指令來(lái)置位。EI 為“1 ”時(shí)，某設(shè)備可以向CPU發(fā)出

25、中斷請(qǐng)求；EI為“0”時(shí)，不能向CPUt出中斷請(qǐng)求，這意味著某中斷源的中斷請(qǐng)求被禁止。設(shè)置 EI 標(biāo)志的目的，就是通過(guò)軟件來(lái)控制是否允許某設(shè)備發(fā)出中斷請(qǐng)求。（ 3）中斷請(qǐng)求觸發(fā)器（IR） ：它暫存中斷請(qǐng)求線上由設(shè)備發(fā)出的中斷請(qǐng)求信號(hào)。當(dāng) IR 標(biāo)志為“1 ”時(shí)，表示設(shè)備發(fā)出了中斷請(qǐng)求。（4）中斷屏蔽觸發(fā)器（IM）:是CPU是否受理中斷或批準(zhǔn)中斷的標(biāo)志。IM標(biāo)志為“0”時(shí)，CPUK以受理外界的中斷請(qǐng)求，反之， IM標(biāo)志為“ 1”時(shí)，CPU 不受理外界的中斷。計(jì)算題1 用補(bǔ)碼運(yùn)算方法求x+y=？，x-y=? ，指出結(jié)果是否溢出。+ y補(bǔ)二+ -y補(bǔ)二x+y補(bǔ)二x-y補(bǔ)二因?yàn)殡p符號(hào)位相異，結(jié)果發(fā)生溢

26、出o所以x-y=。x補(bǔ)二x補(bǔ)=+ y補(bǔ)二+ -y補(bǔ)二x+y補(bǔ)二x-y補(bǔ)二x+y=+x-y=岡補(bǔ)=岡補(bǔ)=解：（1）2 .某雙面磁盤(pán)，每面有 220道，內(nèi)層磁道周長(zhǎng)為 70cm,內(nèi)層位密度400位/cm,轉(zhuǎn) 速3000轉(zhuǎn)/分，問(wèn)：（1）磁盤(pán)存儲(chǔ)容量是多少？（2）數(shù)據(jù)傳輸率是多少？解：（1）每道信息量=400 位/cmx 70cm=28000 位=3500B每面信息量=3500BX 220=770000B磁盤(pán)總?cè)萘?770000BX 2=1540000B（2）磁盤(pán)數(shù)據(jù)傳輸率，也即磁盤(pán)的帶寬Dr=r NN為每條磁道容量，N=3500Br為磁盤(pán)轉(zhuǎn)速r=3000轉(zhuǎn)/60S=50轉(zhuǎn)/S所以，Dr=r X N

27、=50/SX 3500B=175000B/S3 .設(shè)x=+12, y=-12 ,輸入數(shù)據(jù)用原碼表示，用帶求補(bǔ)器的陣列乘法器求出x y=?解：輸入數(shù)據(jù)為岡 原二01100 y 原=11100因符號(hào)位單獨(dú)考慮，算前求補(bǔ)輸出后：I x =1100,y =11001100 x 1100 000000001100+ 1100乘積符號(hào)位運(yùn)算結(jié)果為：X0 y°=0 1=1算后求補(bǔ)及輸出為，加上乘積符號(hào)位1,得原碼乘積值x *叼原=0,換算成二進(jìn)制數(shù)真值 x Xy= (-) 2= (-144) 104 .某雙面磁盤(pán)，每面有220道，已知磁盤(pán)轉(zhuǎn)速r=3000車(chē)t/分，數(shù)據(jù)傳車(chē)率為175000B/S,

28、求磁盤(pán)總?cè)萘?。解：因?yàn)?Dr=r XN r=3000轉(zhuǎn)/60s=50 轉(zhuǎn)/s所以一條磁道信息量 N=Dr/r=1750000B/s X (s/50)=3500B磁盤(pán)總?cè)萘?3500BX 220=1540000B5 .已知：X=,Y=，求X/2補(bǔ),X/4補(bǔ)X補(bǔ)及Y/2補(bǔ),Y/4補(bǔ)Y補(bǔ)。解：兇補(bǔ)=X/2 補(bǔ)=X/4補(bǔ)=X補(bǔ)=Y補(bǔ)=Y/2 補(bǔ)=Y/4 補(bǔ)=Y補(bǔ)=6 .設(shè)機(jī)器字長(zhǎng)為16位，定點(diǎn)表示時(shí)，尾數(shù) 15位，階符1位。(1)定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？(2)定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？解：(1)定點(diǎn)原碼整數(shù)表示時(shí)最大正數(shù)：(215-1) io =(

29、32767) io最小負(fù)數(shù)：-(215-1 ) 10= (-32767 ) io(2)定點(diǎn)原碼小數(shù)表示時(shí)最小負(fù)數(shù)：-(1-2-15) 10四.應(yīng)用題1.有一個(gè)16Kx 16的存儲(chǔ)器，由1KX 4位的DRA就片構(gòu)成問(wèn)：(1)總共需要多少 DRAMS片？(2)畫(huà)出存儲(chǔ)體的組成框圖。解：(1)芯片1KX 4位，片內(nèi)地址線10位(A-A0),數(shù)據(jù)線4位。芯片總數(shù)16Kx 16/ (1KX 4) =64 片(2)存儲(chǔ)器容量為16K,故地址線總數(shù)為14心(A13-A0),其中A3A12A11A10通過(guò)4 :16譯碼器產(chǎn)生片選信號(hào) CS CS5。CS0 CSCS15D15 D04: 16譯碼器A13 A12 A11 A102 . CPU結(jié)構(gòu)如圖所示，其中一個(gè)累加寄存器AC, 一個(gè)狀態(tài)條件寄存器和其它四個(gè)寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。(1) 標(biāo)明圖中四個(gè)寄存器的名稱(chēng)。(2) 簡(jiǎn)述指令從主存取到控制器的數(shù)據(jù)通路。(3) 簡(jiǎn)述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存/取訪問(wèn)的數(shù)據(jù)通路。