基于AD9238的高速高精度ADC采集系統(tǒng)

1、基于ad9238的高速高精度adc采集系統(tǒng)在測量系統(tǒng)中，經(jīng)常需要對高速信號舉行采集與處理，且在無數(shù)領(lǐng)域?qū)?shù)據(jù)采集與處理系統(tǒng)的精度要求還十分高。因此，設(shè)計一個好的高速高精度采集系統(tǒng)尤為重要。對于高速數(shù)據(jù)采集系統(tǒng)，人們通常挑選用、等高速器件來實現(xiàn)的辦法和比起來，其成本較高。其實，在有些系統(tǒng)中，并不要求對數(shù)據(jù)舉行實時采集，這時，用價格低廉的mcu即可實現(xiàn)。本文給出了一個由mcu控制、利用fifo作為緩沖器的高速ad采樣，巧妙的實現(xiàn)了高速ad采樣與較慢速的mcu數(shù)據(jù)處理間的鏈接。1 系統(tǒng)基本原理對于高速數(shù)據(jù)的采集，若將ad采樣數(shù)據(jù)同步讀出，對于mcu來說，其速度遠遠不夠。因此，本系統(tǒng)利用高速fifo作

2、為緩沖器，由fifo先將高速ad采樣數(shù)據(jù)存儲起來，再由mcu將數(shù)據(jù)從fifo中低速讀出。然后經(jīng)過前端調(diào)理電路將輸入的單端模擬信號轉(zhuǎn)換成適合ad輸入范圍的差分信號。本系統(tǒng)的mcu采納ez-芯片an2131q來實現(xiàn)。an2131q是公司的ez-usb系列usb控制器，有8k字節(jié)的程序ram，外部存儲容量可達64kb，有24個通用io口。an2123q芯片可把usb總線接口所需的信息打包，然后將usb總線與usb總線的引腳d+和d-相連，再用串行接口引擎來對串行數(shù)據(jù)舉行解碼和譯碼、錯誤校驗、位填充并完成usb總線所需的其它信號，終于實現(xiàn)總線接口的數(shù)據(jù)傳輸。an213lq內(nèi)嵌的增加型8051內(nèi)核可用法

3、標準的8051命令舉行設(shè)置，速度較標準型8051更快。an2131q可通過usb口并采納塊傳輸方式將從fifo中讀出的數(shù)據(jù)傳給pc機。本系統(tǒng)主要由ad采樣模塊、數(shù)據(jù)緩沖模塊和mcu控制模塊組成。系統(tǒng)的基本原理框圖1所示。2 主要硬件器件2.1 ad9238的主要特性和功能ad9238是公司推出的12位雙通道數(shù)模轉(zhuǎn)換器芯片。該芯片采納3.3 v供電，速度可選20mss、40 mss和65 mss。它可以提供與單通道ad轉(zhuǎn)換器同樣優(yōu)異的動態(tài)性能，但是比用法2個單通道ad轉(zhuǎn)換器具有更好的抗串擾性能。ad9238的2個通道除了共用內(nèi)部的參考源vref外，其它基本都是自立的。ad9238采納流水線工作方

4、式，在每個時鐘信號的升高沿舉行采樣，經(jīng)過7個時鐘周期后，數(shù)據(jù)浮現(xiàn)在數(shù)據(jù)線上。ad9238的輸出數(shù)據(jù)為ttl兼容電平。ad9238的主要引腳功能如下：vin+、vin-：模擬差分信號輸入端。reft、refb：外部基準電壓的輸入端。q0q11：12個數(shù)據(jù)輸出位。oea、oeb：分離為兩通道數(shù)據(jù)輸出訪能位。該引腳為低電平常，使能數(shù)據(jù)總線；該引腳為高電平常，輸出為高阻。pdwna、pdwnb：分離為兩通道的通道關(guān)閉功能使能位。該管腳為低電平常，使能通道；該管腳為高電平常，關(guān)閉通道。dfs：輸出數(shù)據(jù)格式挑選位。該腳為低電平常，數(shù)據(jù)輸出格式為偏移二進制；該管腳為高電平常，數(shù)據(jù)輸出格式為二進制補碼。otr

5、_a、otr_b：分離為兩通道的溢出標記位。有溢出時，該管腳輸出高電平。mux_select：數(shù)據(jù)復(fù)用模式挑選位。該管腳為高電平常，兩通道數(shù)據(jù)分離從各自通道輸出；該管腳為低電平常，a通道數(shù)據(jù)從通道b輸出，b通道數(shù)據(jù)從通道a輸出；該管腳接時鐘時，兩通道數(shù)據(jù)將復(fù)用輸出數(shù)據(jù)端口，此時采樣速率比前兩種提高一倍。sense：基準模式挑選位。該管腳接地時，vref設(shè)置成1 v。該管腳挺直與vref管腳銜接時，vref被設(shè)置成0.5 v。在該管腳、vref管腳和模擬地三者之間串接2個r1和r2時，vref=0.15(1+r1r2)。上述兩種狀況都屬于內(nèi)部電壓參考。該管腳接到avdd時，采納外部電壓參考。信號

6、輸入分為單端輸入和差分輸入兩種狀況。單端輸入時，vin-引腳挺直與vref引腳相連，輸入信號與vin+引腳相連，此時模擬輸入電壓的范圍為；差分輸入時，差分信號的兩端分離與vin+和vin-引腳相連，此時模擬輸入電壓的范圍為2vrefvpp。2.2 前端調(diào)理電路為了削減ad轉(zhuǎn)換結(jié)果的二次諧波，提高信噪比(snr)，幾乎全部的高速ad芯片都要求模擬信號為差分輸入，因此需要用前端調(diào)理電路來將單端信號轉(zhuǎn)換成差分信號。本系統(tǒng)調(diào)理電路采納的是adi公司的ad8138，該具有較寬的模擬帶寬(320 mhz，-3 db，增益為1)，可用于驅(qū)動12位adc，十分適用于要求低成本和低功耗的系統(tǒng)。ad8138采納a

7、di公司的新一代xfcb雙極型創(chuàng)造工藝。內(nèi)部的共模反饋結(jié)構(gòu)使之可以通過施加于一個引腳上的電壓來控制其輸出共模電壓。ad8138內(nèi)部的反饋環(huán)可實現(xiàn)平衡輸出，同時可以抑制偶次諧波失真。它的輸入阻抗高達6m，可以挺直與輸入信號相連從而省略隔離放大器，因而可大大精簡了電路結(jié)構(gòu)。2.3 fifo的主要特性本設(shè)計選用的fifo是ti公司的sn74v245。sn74v245是一種高速大容量先進先出存儲器件。其最高工作頻率為133 mhz，容量為4096×18 bit；sn74v245可以設(shè)置成標準工作模式或者fwft工作模式，可提供全滿、半滿、全空、將滿以及將空等五種標記信號。寫fifo可由寫使能

8、wen控制，當wen為低時，可在每個寫時鐘(wclk)的升高沿將數(shù)據(jù)寫入。讀fifo則由讀使能ren控制，當ren為低時，可在每個讀時鐘(rclk)的升高沿將數(shù)據(jù)讀出。讀、寫互相自立，也可同時舉行。fifo中沒有地址指針，可在讀、寫過程中用相應(yīng)的狀態(tài)標記位置位來指示fifo的狀態(tài)。為避開數(shù)據(jù)讀空，空標記(ef)置位將禁止讀操作；而為了避開數(shù)據(jù)寫入溢出，滿標記(ff)置位將禁止寫操作。3 系統(tǒng)的詳細實現(xiàn)運行時，若ad9238的sense接地，系統(tǒng)將采納內(nèi)部基準(vref=1 v)，此時的輸入差分模擬信號范圍為vpp。如將dfs接高，則ad輸出數(shù)據(jù)的格式為二進制補碼。mux_sesect接高電平，

9、則可保證a通道數(shù)據(jù)從通道a輸出，b通道數(shù)據(jù)從通道b輸出。ad9238的oeba、oebb由mcu控制。為了使兩個通道ad同時工作，提高系統(tǒng)效率。設(shè)計時可采納兩個fifo來自立地將兩路ad輸出數(shù)據(jù)舉行存儲。因為ad的數(shù)據(jù)輸出為12位，fifo存儲寬度為18位，故可將fifo輸入端的空腳接地，輸出端空腳懸空。將ad時鐘(本設(shè)計采納40 mhz)挺直與fifo的wclk相連，可使fifo同步將ad采樣數(shù)據(jù)寫入，事實上fifo的rclk由mcu控制，fifo的wen、ren也由mcu控制。fifo的滿標記(ff)應(yīng)接到mcu的外部中斷引腳。同時，ff與mcu的控制信號(control)會通過與非門共同

10、作用于ad的pdwn引腳。mcu通過control來控制ad的啟動。當control為1時，若ff為1(fifo不為寫滿狀態(tài))且與非門輸出pdwn為0，則啟動ad轉(zhuǎn)換；若ff為0且pdwn為0，則關(guān)閉ad轉(zhuǎn)換。而如control為0，無論ff狀態(tài)如何，pdwn均為0，即不啟動ad轉(zhuǎn)換。ad轉(zhuǎn)換啟動后，若fifo寫滿，則為0，這樣，pdwn也為0，此時硬件將ad通道關(guān)閉。同時，mcu進人中斷服務(wù)程序并讀fifo，然后通過usb總線將讀得的數(shù)據(jù)傳給pc機。將fifo12位輸出數(shù)據(jù)的高4位和低8位分離接到鎖存芯片74hc574，并將74hc574的輸出端接到an2131q的數(shù)據(jù)總線上，an2131q

11、便可通過片選信號選通要讀的fifo和74hc574，然后分兩字節(jié)將12位數(shù)據(jù)讀入。an2131q的數(shù)據(jù)總線和地址總線是自立的，拜訪外部數(shù)據(jù)存儲器可挺直通過一條movx命令來實現(xiàn)。usb傳輸采納塊傳輸，一次傳輸?shù)淖畲笞止?jié)數(shù)為64。進入中斷程序的源代碼如下：4 系統(tǒng)設(shè)計注重事項4.1 電源和地線的處理為了降低并抑制囫圇系統(tǒng)的噪聲，其系統(tǒng)電源和地的處理尤為重要。采納的辦法是在電源、地線之間加去耦。設(shè)計時應(yīng)在每個電源引腳都就近接上去耦電容，并盡量加寬電源、地線寬度，最好是地線比電源線寬。數(shù)字電路部分可用大面積銅層做地線，并在板上把沒實用上的地方都與地相銜接，以作為地線用法。4.2 和數(shù)字電路的共地處理

12、本系統(tǒng)是由數(shù)字電路和模擬電路混合構(gòu)成的，因此，在pcb設(shè)計時要考慮他們之間的相互干擾問題。對信號線來說，高頻信號線要盡可能遠離敏感的模擬電路器件，而且走線要盡可能短而等長。對地線來說，板內(nèi)數(shù)字地和模擬地是分開的，應(yīng)采納單點接地的方式，并通過一個磁珠將兩者銜接起來。實際上，囫圇pcb對外界應(yīng)惟獨一個結(jié)點。4.3 過孔的處理高速數(shù)字電路中，過孔的寄生往往會給電路帶來較大的負面影響。因此，在pcb設(shè)計中盡量做到以下幾點：(1) pcb板上的信號走線盡量不換層，也就是說，盡量不要用法不須要的過孔。(2) 電源和地要就近打過孔，過孔和管腳之間的引線越短越好，由于它們會導(dǎo)致電感的增強。(3) 在信號換層的

13、過孔附近放置一些接地的過孔，以便為信號提供最近的回路。5 系統(tǒng)性能分析高速數(shù)據(jù)采集系統(tǒng)的動態(tài)性能指標主要包括inl、dnl、snr、sinad和有效位數(shù)(enob)等。在本系統(tǒng)的測試過程中，ad采樣時鐘為40mhz且輸入信號為20 khz的正弦信號時，其實際測試功率譜的密度2所示。圖2中，主頻率集中在20 khz處，同時還有一些噪聲頻率，最大能量值為73.95。利用matlab軟件可以計算出sinad為63.2 db。按照enob=(sinad-1.76)6.02，可得出：enob為10.5。當輸入為0 v時，理論上的ad輸出值應(yīng)為7ff，而實際測得的輸出數(shù)據(jù)的平均值為7fb，由此可求出其偏移誤差為04h；同樣，輸人為1 v時，測得系統(tǒng)的增益誤差為03h。ad轉(zhuǎn)換位數(shù)為12位。而被設(shè)置為1 v，則轉(zhuǎn)換精度為1 v212=0.024 mv。6 結(jié)束語經(jīng)測試分析，本系統(tǒng)能對單一頻率的模擬信