基于FPGA的線(xiàn)陣CCD子圖像提取模塊的設(shè)計(jì)與仿真

1、基于fpga的線(xiàn)陣ccd子圖像提取模塊的設(shè)計(jì)與仿真 0 引言 在工業(yè)生產(chǎn)系統(tǒng)中，通過(guò)計(jì)算機(jī)視覺(jué)和圖像處理技術(shù)來(lái)實(shí)現(xiàn)產(chǎn)品的質(zhì)量監(jiān)測(cè)和控制，已逐漸成為一種有效的應(yīng)用技術(shù)。線(xiàn)陣ccd圖像廣泛地應(yīng)用于產(chǎn)品尺寸測(cè)量和分類(lèi)、非接觸尺寸測(cè)量、條形碼、形態(tài)識(shí)別等眾多領(lǐng)域。在圖像檢測(cè)系統(tǒng)中，應(yīng)具備一個(gè)高速的子圖像提取和輸出模塊，本文采納器件ep3c25f256c8和ccd線(xiàn)陣圖像傳感器rl1024p,實(shí)現(xiàn)線(xiàn)陣ccd圖像檢測(cè)系統(tǒng)中的子圖像提取和輸出功能。1 子圖像提取模塊的設(shè)計(jì)子圖像提取模塊的功能可描述為：采納fpga器件實(shí)現(xiàn)，按照串行輸入的黑白圖像和同步信號(hào)，提取該圖像中設(shè)定尺寸大小的子圖像。假設(shè)輸入圖像大小為

2、i*j,某一像素點(diǎn)的坐標(biāo)位置為(x,y)，要取出子圖像的大小為m*n,則用c代碼描述為：for(b=0;b按照系統(tǒng)設(shè)計(jì)的要求，線(xiàn)陣ccd圖像采集模塊采納串行的方式輸出1×1024像素的一行圖像，子圖像提取模塊接收該圖像數(shù)據(jù)、緩沖、再輸出16×16像素的子圖像。子圖像提取模塊的外部端口，1所示。主要信號(hào)有：像素同步時(shí)鐘信號(hào)ccd_clk、像素?cái)?shù)據(jù)ccd_data、當(dāng)前輸入像素的坐標(biāo)ccd_addr90;另外，n_rst和sys_clk為系統(tǒng)提供的復(fù)位信號(hào)和處理時(shí)鐘信號(hào)。其中，每個(gè)ccd_clk的升高沿浮現(xiàn)時(shí)ccd_data像素有效，且該像素所在的位置為ccd_addr90值。

3、為了實(shí)現(xiàn)每個(gè)ccd_clk周期內(nèi)均輸出一個(gè)子圖像，sys_clk應(yīng)當(dāng)為ccd_clk的10倍左右。本文采納“圖像轉(zhuǎn)置緩沖區(qū)”的辦法來(lái)實(shí)現(xiàn)子圖像提取模塊。“圖像轉(zhuǎn)置緩沖區(qū)”是一個(gè)按行寫(xiě)入(更新)、按列讀出的一個(gè)ram緩沖區(qū)。在fpga內(nèi)部設(shè)置一個(gè)1024個(gè)單元的ram緩沖區(qū)，每個(gè)單元的位寬為16bits.線(xiàn)陣ccd采集模塊輸出的線(xiàn)陣圖像與子圖像的關(guān)系，2所示。其中，第0行表示圖像的當(dāng)前行，第n行為歷史行，每行有1024個(gè)像素，根據(jù)p0至p1023的像素挨次輸出。假設(shè)當(dāng)前ccd_clk輸入的像素為第0行的p16像素，則其對(duì)應(yīng)的16x16子圖像為圖中的陰影部分?！皥D像轉(zhuǎn)置緩沖區(qū)”ram塊存儲(chǔ)圖像的結(jié)

4、構(gòu)，3所示。ram塊共有1024個(gè)單元，每個(gè)單元為16位的寬度，可存放最近的16行圖像數(shù)據(jù)。對(duì)照?qǐng)D2和圖3,可以發(fā)覺(jué)，ram塊的地址編號(hào)相當(dāng)于線(xiàn)陣ccd圖像的某一行像素的位置，某個(gè)ram單元的位d15d0對(duì)應(yīng)某一列的最近16個(gè)像素，相當(dāng)于對(duì)線(xiàn)陣圖像轉(zhuǎn)置后再存放到ram塊中。對(duì)ram緩沖區(qū)舉行寫(xiě)操作時(shí)，因?yàn)榫€(xiàn)陣ccd圖像的數(shù)據(jù)是按行逐位輸入的，每個(gè)ccd_clk時(shí)鐘升高沿浮現(xiàn)時(shí)，僅需更新ram緩沖區(qū)中當(dāng)前像素對(duì)應(yīng)的比特，因此在規(guī)律上是按照?qǐng)D像按行寫(xiě)入ram區(qū)的。在fpga器件中，可設(shè)計(jì)一個(gè)狀態(tài)機(jī)來(lái)實(shí)現(xiàn)“圖像轉(zhuǎn)置緩沖區(qū)”的讀寫(xiě)操作，4所示。子圖像提取模塊輸出的子圖像有256個(gè)像素，在fpga內(nèi)部通

5、過(guò)寄存器暫存上一個(gè)輸出的子圖像;當(dāng)更新ram區(qū)的某個(gè)像素時(shí)，把16x16的滑動(dòng)窗口向右移動(dòng)一列像素的位置，把滑動(dòng)窗口內(nèi)的數(shù)據(jù)作為輸出，就可以得到新的子圖像。2 設(shè)計(jì)在本文的設(shè)計(jì)仿真中，因?yàn)橛玫綀D像文件的解析和圖像顯示，因此借助matlab和modelsim軟件，通過(guò)文件讀寫(xiě)的方式實(shí)現(xiàn)的聯(lián)合仿真，可使仿真處理越發(fā)便捷和直觀。其中，matlab用來(lái)把圖像文件轉(zhuǎn)換為輸入的像素，以及顯示輸出的子圖像;modelsim用來(lái)仿真和驗(yàn)證fpga設(shè)計(jì)是否正確。本文用法matlab和modelsim舉行聯(lián)合仿真，主要有以下三個(gè)步驟。第一步，在matlab中編寫(xiě)m文件，讀取bmp位圖文件并把像素?cái)?shù)據(jù)寫(xiě)入文件dat

6、ain.txt中，作為仿真的輸入激勵(lì)信號(hào)。其次步，在modelsim中，用編寫(xiě)testbench測(cè)試文件，讀取datain.txt文件，產(chǎn)生與ccd_clk同步的像素信號(hào);編寫(xiě)do文件舉行自動(dòng)化仿真，再把仿真輸出的子圖像數(shù)據(jù)保存在dataout.txt文件中。第三步，在matlab中編寫(xiě)m文件，解析dataout.txt文件，依次顯示為16×16的黑白序列，確定仿真結(jié)果是否正確。本設(shè)計(jì)仿真輸入的圖像及輸出的子圖像序列，5所示。從仿真結(jié)果可知，設(shè)計(jì)辦法是正確的，仿真結(jié)果符合設(shè)計(jì)功能的要求。3 結(jié)束語(yǔ)應(yīng)用線(xiàn)陣ccd圖像傳感器舉行產(chǎn)品檢測(cè)時(shí)，延續(xù)、高速地輸出子圖像序列是必不行少的重要環(huán)節(jié)，采納fpga實(shí)現(xiàn)子圖像序列的提取和輸出，有多種不同的設(shè)計(jì)辦法。本文采納“圖像轉(zhuǎn)置緩沖區(qū)”和狀態(tài)機(jī)的方式，來(lái)實(shí)現(xiàn)系統(tǒng)所要求的子圖像提取和輸出的功能，并用ma