基于Basys2硬件平臺培訓(xùn)實驗案例

1、 培訓(xùn)內(nèi)容培訓(xùn)內(nèi)容 北京中教儀裝備技術(shù)有限公司介紹北京中教儀裝備技術(shù)有限公司介紹 Xilinx公司介紹公司介紹 Xilinx公司產(chǎn)品概述公司產(chǎn)品概述 Xilinx公司軟件平臺介紹公司軟件平臺介紹 Xilinx公司公司ISE10.1軟件及設(shè)計流程介紹軟件及設(shè)計流程介紹 Basys2硬件開發(fā)平臺介紹硬件開發(fā)平臺介紹 基于基于Basys2硬件平臺培訓(xùn)實驗案例硬件平臺培訓(xùn)實驗案例2高等教育出版社實驗課程研發(fā)中心高等教育出版社實驗課程研發(fā)中心-北京中教儀裝備技術(shù)有限公司介紹 概述 About us 部門定位 Mission 主營業(yè)務(wù) Main Business 發(fā)展特色 Features 發(fā)展愿景 Ex

2、pectation3 隸屬于高等教育出版社 在教育部的部署下，高等教育出版社為了提供優(yōu)質(zhì)的教育裝備集成資源，成立實驗課程研發(fā)中心。中心下轄北京中教儀裝備技術(shù)有限公司,與中國教學(xué)儀器總公司共同構(gòu)成了高教社的教學(xué)儀器板塊。 中心擁有一支以博、碩士為骨干的專業(yè)研發(fā)團隊，秉承“教學(xué)設(shè)計引導(dǎo)教育裝備”的發(fā)展理念，致力于開發(fā)和制造符合先進教學(xué)理念的教育裝備和相關(guān)資源，注重實訓(xùn)與崗位接軌、理實一體化的教學(xué)理念，打造優(yōu)秀教學(xué)設(shè)計成果的轉(zhuǎn)化平臺，為國內(nèi)外高等院校提供優(yōu)質(zhì)的實驗（實訓(xùn)）教學(xué)整體解決方案。 高等教育出版社實驗課程研發(fā)中心高等教育出版社實驗課程研發(fā)中心-北京中教儀裝備技術(shù)有限公司概述4 實驗（實訓(xùn)）教

3、學(xué)儀器提供者 實驗（實訓(xùn)）教學(xué)咨詢和服務(wù)提供者 實驗（實訓(xùn)）教學(xué)整體集成方案的提供者高等教育出版社實驗課程研發(fā)中心高等教育出版社實驗課程研發(fā)中心-北京中教儀裝備技術(shù)有限公司定位5高等教育出版社課程研發(fā)中心高等教育出版社課程研發(fā)中心-主營業(yè)務(wù) Main business教材教材Textbook多媒體課件多媒體課件Multimedia Courseware弱電類弱電類實驗裝置實驗裝置實驗室管理軟件實驗室管理軟件Lab management Software培訓(xùn)培訓(xùn)/實訓(xùn)實訓(xùn)Training強電類強電類實訓(xùn)裝置實訓(xùn)裝置實驗（實訓(xùn)）課程教學(xué)整體解決方案實驗（實訓(xùn)）課程教學(xué)整體解決方案Integrate

4、d Solution for experimental & practical teaching6高等教育出版社課程研發(fā)中心高等教育出版社課程研發(fā)中心-產(chǎn)品結(jié)構(gòu) Production Structure模塊化教學(xué)儀器設(shè)計模塊化教學(xué)儀器設(shè)計Modular didactic designModular didactic design模塊化指導(dǎo)書和相關(guān)資源模塊化指導(dǎo)書和相關(guān)資源Modular teaching textbook Modular teaching textbook and associated and associated meterailmeterail網(wǎng)絡(luò)平臺構(gòu)成再學(xué)習(xí)體系

5、網(wǎng)絡(luò)平臺構(gòu)成再學(xué)習(xí)體系 Building a relearn systemBuilding a relearn system through network platform through network platform創(chuàng)新意識、探究性、自主性創(chuàng)新意識、探究性、自主性 InnovativeInnovative inquiring inquiringself-self-determinatingdeterminating consciousnessconsciousness獨立成冊，隨意組合，即時印刷，與國家資源庫接軌獨立成冊，隨意組合，即時印刷，與國家資源庫接軌independent Vo

6、lume can be combined freely and can independent Volume can be combined freely and can be printed on timebe printed on time跟蹤教學(xué)發(fā)展方向，符合學(xué)校多層面需求跟蹤教學(xué)發(fā)展方向，符合學(xué)校多層面需求 Tracing the trend of teaching Tracing the trend of teaching evolution to fulfill the demand of evolution to fulfill the demand of university

7、and university and colledgecolledge提供本科組競賽使用的硬件平臺提供本科組競賽使用的硬件平臺EXCD-1提供提供SOC實驗室解決方案實驗室解決方案EXCD-1開發(fā)板開發(fā)板+SOC實驗箱實驗箱高等教育出版社課程研發(fā)中心高等教育出版社課程研發(fā)中心-北京中教儀裝備技術(shù)有限公司高等教育出版社課程研發(fā)中心-基于Xilinx PSOC實驗室解決方案實驗室解決方案用于競賽用于競賽用于實驗室培訓(xùn)用于實驗室培訓(xùn) EXCD-1開發(fā)板開發(fā)板+SOC實驗箱實驗箱高等教育出版社課程研發(fā)中心高等教育出版社課程研發(fā)中心-基于Xilinx PSOC實驗室解決方案 德式簡潔架構(gòu)，雙層結(jié)構(gòu)，盒蓋

8、可放置在底部做為收納盒。高等教育出版社課程研發(fā)中心高等教育出版社課程研發(fā)中心-基于Xilinx PSOC實驗室解決方案l數(shù)字脈沖源數(shù)字脈沖源l電源電源:+5V/3A ,-5V/1A ,+3.3V/3Al點陣點陣LCM12864l單通道并行單通道并行ADCl單通道并行單通道并行DACl步進電機模塊步進電機模塊l4*4矩陣鍵盤矩陣鍵盤l蜂鳴器蜂鳴器lMP3播放模塊播放模塊l紅外收發(fā)通訊紅外收發(fā)通訊lUART通訊通訊l交通燈模塊交通燈模塊lUSB模塊模塊l網(wǎng)絡(luò)網(wǎng)絡(luò)10M/100Ml溫度傳感器溫度傳感器l日歷時鐘模塊日歷時鐘模塊資源豐富Xilinx公司介紹公司介紹 -公司起源 1984年在硅谷工作的2

9、個聰明的工程師和1個營銷主管作了一個夢。Bernie Vonderschmitt、Ross Freeman 和 Jim Barnett 夢想創(chuàng)立一家不同于一般的公司。 他們希望創(chuàng)建一家公司來為一個全新的領(lǐng)域開發(fā)和推出先進技術(shù)。他們還希望以下面這種方式來領(lǐng)導(dǎo)它：在這里工作的人們熱愛他們的工作、享受工作帶來的樂趣，并且對他們所從事的工作著迷。 新型半導(dǎo)體（現(xiàn)稱為現(xiàn)場可編程門陣列）由 Xilinx 共同創(chuàng)始人 Ross Freeman 發(fā)明，是一種全新的可編程邏輯。 Xilinx公司介紹公司介紹-主要發(fā)展例程 1984年 Ross Freeman、Bernie Vonderschmitt 和 Jim

10、 Barnett 創(chuàng)立了 Xilinx。 1985 年 Xilinx 推出了它的第一款產(chǎn)品 - XC2064。 1991年 推出 XC4000 系列 FPGA。 1998年 推出 Virtex FPGA 系列。 2002年 推出 CoolRunner-II 系列產(chǎn)品。 2003年 推出 Spartan-3 系列產(chǎn)品。 2006年 Xilinx 推出業(yè)內(nèi)首款帶有 Virtex-5 系列的 65nm FPGA - 業(yè)內(nèi)性能最高的 FPGA。 2009年 Xilinx 推出2款新一代 FPGA 系列產(chǎn)品，用以實現(xiàn)新型目標設(shè)計平臺。Xilinx公司介紹公司介紹 -市場份額 Xilinx 是世界可編程平

11、臺領(lǐng)導(dǎo)廠商，在2009年實現(xiàn)了17億美元的收入，占半導(dǎo)體行業(yè)可編程邏輯器件(PLD)部門50%以上的市場份額，超過其競爭對手占有率的總和。Xilinx公司介紹公司介紹 -大學(xué)計劃XUPXilinx大學(xué)計劃部大中華區(qū)經(jīng)理大學(xué)計劃部大中華區(qū)經(jīng)理謝凱年謝凱年E_mail: Xilinx公司介紹公司介紹-兩個最近令業(yè)界興奮的消息 1.ARM公司2009年底宣布和Xilinx公司合作。 2.2010年初，Xilinx宣布將采用28nm的工藝。建立在臺灣半導(dǎo)體制造有限公司(TSMC)和三星(Samsung)代工高性能低功耗高介電層/金屬閘(high-k metal gate) 28 納米工藝技術(shù)之上的技術(shù)

12、的初始器件將于 2010 年第四季度上市，并將于同年 6 月提供 ISE 設(shè)計套件初期工具支持。Xilinx公司產(chǎn)品概述公司產(chǎn)品概述-應(yīng)用領(lǐng)域 Xilinx 解決方案在大量終端市場上實現(xiàn)了世界上最具創(chuàng)新意義的應(yīng)用：航空航天航空航天/軍用產(chǎn)品軍用產(chǎn)品 汽車 廣播 消費類 數(shù)據(jù)處理/存儲 工業(yè)/科技/醫(yī)療（ISM） 有線 無線 Xilinx公司產(chǎn)品概述公司產(chǎn)品概述 -CPLD產(chǎn)品 CPLD產(chǎn)品目前有兩大類:CoolRunner系列XC9500系列CoolRunner-IICoolRunnerXPLA3XC9500XC9500XLXilinx公司產(chǎn)品概述公司產(chǎn)品概述-CPLD產(chǎn)品的內(nèi)部結(jié)構(gòu)Xilin

13、x公司產(chǎn)品概述公司產(chǎn)品概述-FPGA產(chǎn)品 Xilinx公司目前有兩大類FPGA產(chǎn)品:Spartan系列: 面向低成本的中低端應(yīng)用，是目前業(yè)界成本最低的一類FPGA；Virtex系列: 面向高端應(yīng)用，屬于業(yè)界頂級產(chǎn)品 。 這兩個系列的差異僅限于芯片的規(guī)模和專用模塊上，都采用了先進的0.13um 、90nm 、 65nm、40nm 制造工藝，具有相同的卓越品質(zhì)。 Spartan系列是Virtex系列的簡化版本。Xilinx公司產(chǎn)品概述公司產(chǎn)品概述 -FPGA產(chǎn)品-Spartan系列 Spartan系列目前主流的芯片包括: Spartan-2，Spartan-2E，Spartan-3， Sparta

14、n-3A，Spartan-3E，Spartan-6等種類。 1）Spartan-2最高可達20萬系統(tǒng)門； 2）Spartan-2E最高可達60萬系統(tǒng)門； 3）Spartan-3最高可達500萬門； 4）Spartan-3A和Spartan-3E不僅系統(tǒng)門數(shù)更大，還增強了大量的內(nèi)嵌專用乘法器和專用塊RAM資源，具備實現(xiàn)復(fù)雜數(shù)字信號處理和片上可編程系統(tǒng)的能力。 5）Spartan-6系列的FPGA是Xilinx公司于2009年推出的新一代的FPGA芯片，該系列的芯片功耗低，容量大。 Xilinx公司產(chǎn)品概述公司產(chǎn)品概述 -FPGA產(chǎn)品Virtex系列 Virtex系列是Xilinx的高端產(chǎn)品，也是

15、業(yè)界的頂級產(chǎn)品，Xilinx公司正是憑借Vitex系列產(chǎn)品贏得市場，從而獲得FPGA供應(yīng)商領(lǐng)頭羊的地位?？梢哉fXilinx以其Virtex-6 、 Virtex-5、Virtex-4、Virtex-II Pro和Virtex-II系列FPGA產(chǎn)品引領(lǐng)現(xiàn)場可編程門陣列行業(yè)。 目前的主流芯片包括：Vitrex-2、Virtex-2 Pro、Virtex-4、Virtex-5、Virtex-6等種類。Xilinx公司產(chǎn)品概述公司產(chǎn)品概述-FPGA原理（查找表技術(shù)）也稱為函數(shù)發(fā)生器(Function generator,FG)n其功能被輸入的數(shù)目限制，而不是被復(fù)雜性所限；n貫穿LUT的時延是固定的；A

16、 B C DZ000000001000100001110100101011.11000110101110011111Combinatorial LogicABCDZXilinx公司產(chǎn)品概述公司產(chǎn)品概述-FPGA內(nèi)部結(jié)構(gòu) FPGA芯片主要由6部分完成，分別為： 1)可編程輸入輸出單元； 2)基本可編程邏輯單元； 3)完整的時鐘管理； 4)嵌入塊式RAM； 5)豐富的布線資源； 6)內(nèi)嵌的底層功能單元和專用硬件模塊；Xilinx公司產(chǎn)品概述公司產(chǎn)品概述-FPGA內(nèi)部結(jié)構(gòu)Virtex-II 結(jié)構(gòu)結(jié)構(gòu) 核電壓核電壓1.5V 塊塊BRAM資源資源I/O 塊塊 (IOBs)可配置的邏輯塊可配置的邏輯塊 (

17、CLBs)時鐘管理時鐘管理 (DCM, BUFGMUX)專用乘法器專用乘法器可編程的互聯(lián)線可編程的互聯(lián)線Xilinx公司產(chǎn)品概述公司產(chǎn)品概述-FPGA內(nèi)部結(jié)構(gòu) CLB是FPGA內(nèi)的基本邏輯單元。CLB的實際數(shù)量和特性會依器件的不同而不同，但是每個CLB都包含：一個可配置開關(guān)矩陣，此矩陣由4或6個輸入、一些選型電路（多路復(fù)用器等）和觸發(fā)器組成。 開關(guān)矩陣是高度靈活的，可以對其進行配置以便處理組合邏輯、移位寄存器或RAM。 在Xilinx公司的FPGA器件中，CLB由多個（一般為4個或2個）相同的Slice和附加邏輯構(gòu)成。Xilinx公司產(chǎn)品概述公司產(chǎn)品概述 -FPGA內(nèi)部結(jié)構(gòu) 每個CLB模塊不僅

18、可以用于實現(xiàn)組合邏輯、時序邏輯，還可以配置為分布式RAM和分布式ROM。本地布線CINSwitchMatrixBUFTBUF TCOUTCOUTSlice S0Slice S1本地布線Slice S2Slice S3CINSHIFTVirtex-II CLB 包含包含4個個slicesXilinx公司產(chǎn)品概述公司產(chǎn)品概述 -FPGA內(nèi)部結(jié)構(gòu)典型的4輸入Slice結(jié)構(gòu)示意圖（Virtex-II）Xilinx公司產(chǎn)品概述公司產(chǎn)品概述-FPGA內(nèi)部結(jié)構(gòu)Xilinx公司產(chǎn)品概述公司產(chǎn)品概述-FPGA內(nèi)部結(jié)構(gòu)（復(fù)用邏輯）專用的Mux提供了slices和LUTs之間的連接F5F8F5F6CLBSlice

19、S3Slice S2Slice S0Slice S1F5F7F5F6MUXF8連接兩個連接兩個MUXF7 輸輸出出(來自上面或下面的來自上面或下面的CLB)MUXF6 連接連接Slice S2和和S3MUXF7 連接兩個連接兩個MUXF6輸出輸出MUXF6 連接連接slices S0和和S1MUXF5連接連接Slice內(nèi)的內(nèi)的 LUTXilinx公司產(chǎn)品概述公司產(chǎn)品概述-FPGA內(nèi)部結(jié)構(gòu)（IO塊） 輸入通道： 兩個DDR寄存器 輸出通道： 兩個DDR寄存器 兩個三態(tài)使能 DDR復(fù)用器 獨立的時鐘和時鐘使能，用于I和O 共享置位和復(fù)位信號RegRegDDR MUX3-stateOCK1OCK2R

20、egRegDDR MUXOutputOCK1OCK2PADRegRegInputICK1ICK2IOBXilinx公司產(chǎn)品概述公司產(chǎn)品概述-FPGA內(nèi)部結(jié)構(gòu)（專用BRAM） 最大3.5 Mb 同步的讀/寫 真正的雙端口RAM 每個端口有同步讀/寫功能 每個端口有不同的時鐘（可 配置） 支持初始化值 對輸出鎖存器的同步復(fù)位 支持奇偶校驗 每8位一個奇偶校驗位 與嵌入式的專用乘法器相鄰 用于快速的乘-累加操作DIADIPAADDRAWEAENASSRACLKADIBDIPBWEBADDRBENBSSRBDOACLKBDOPADOPBDOB18-kb block SelectRAM memoryXi

21、linx公司產(chǎn)品概述-FPGA新結(jié)構(gòu) Virtex-4系列的FPGA采用了高級硅模組 (Advanced Silicon Modular Block,ASMBL)架構(gòu)。ASMBL通過使用獨特的基于列的結(jié)構(gòu)，實現(xiàn)了支持多專門領(lǐng)域應(yīng)用平臺的概念。 每列代表一個具有專門功能的硅子系統(tǒng)，如邏輯資源、存儲器、I/O、DSP、處理、硬IP和混合信號等。 Xilinx公司通過組合不同功能列，組裝成面向特定應(yīng)用類別的專門領(lǐng)域FPGA（與專用不同，專用是指一項單一應(yīng)用）。 Xilinx公司產(chǎn)品概述公司產(chǎn)品概述-Virtex-4結(jié)構(gòu)1 Gbps SelectIOChipSync 源同步技術(shù)源同步技術(shù), XCITE

22、活動的端接活動的端接智能智能RAM 新的新的BRAM/FIFOXesium 時鐘技術(shù)時鐘技術(shù)500 MHz帶帶APU接口的接口的PowerPC 405450 MHz, 680 DMIPS三模式以太網(wǎng)三模式以太網(wǎng) MAC10/100/1000 MbpsRocketIO多吉比特多吉比特 接收、發(fā)送器接收、發(fā)送器622 Mbps10.3 GbpsXtremeDSP 技術(shù)技術(shù)Slices256 18x18 GMACs 高級高級CLBs200K邏輯單元邏輯單元Xilinx公司產(chǎn)品概述公司產(chǎn)品概述-Virtex-5結(jié)構(gòu)Xilinx公司產(chǎn)品概述公司產(chǎn)品概述-PROM產(chǎn)品 Xilinx公司的Platform

23、Flash PROM能為所有型號的Xilinx FPGA提供非易失性存儲。 全系列PROM的容量范圍為1Mbit到32Mbit，兼容任何一款Xilinx的FPGA芯片，具備完整的工業(yè)溫度特性，支持IEEE1149.1所定義的JTAG邊界掃描協(xié)議。 PROM芯片可以分成3.3V核電壓的 系列和1.8V核電壓的系列兩大類。Xilinx公司產(chǎn)品概述公司產(chǎn)品概述-PROM產(chǎn)品串行配置串行配置并行配置并行配置Xilinx公司軟件平臺介紹公司軟件平臺介紹-開發(fā)工具 ISE Design Suite涉及了FPGA設(shè)計的各個應(yīng)用方面，包括邏輯開發(fā)、數(shù)字信號處理系統(tǒng)以及嵌入式系統(tǒng)開發(fā)等FPGA開發(fā)的主要應(yīng)用領(lǐng)域

24、，主要包括 1）ISE Foundation：集成開發(fā)工具 2） EDK：嵌入式開發(fā)套件 3）DSP_TOOLs：數(shù)字信號處理開發(fā)工具 4）ChipScope Pro：在線邏輯分析儀工具 5）PlanAhead：用于布局和布線等設(shè)計分析工具Xilinx公司軟件平臺介紹公司軟件平臺介紹-軟件組成集成開發(fā)環(huán)集成開發(fā)環(huán)境境數(shù)字信號處數(shù)字信號處理開發(fā)工具理開發(fā)工具在線邏輯分析在線邏輯分析儀工具儀工具片上系統(tǒng)開發(fā)片上系統(tǒng)開發(fā) 布局布線布局布線工具工具Xilinx公司軟件平臺介紹公司軟件平臺介紹-ISE Foundation軟件 ISE Foundation軟件是Xilinx公司推出的FPGA/CPLD集

25、成開發(fā)環(huán)境，不僅包括邏輯設(shè)計所需的一切，還具有簡便易用的內(nèi)置式工具和向?qū)?，使得I/O分配、功耗分析、時序驅(qū)動設(shè)計收斂、HDL仿真等關(guān)鍵步驟變得容易而直觀。Xilinx公司軟件平臺介紹公司軟件平臺介紹-EDK軟件 EDK是Xilinx公司推出的FPGA嵌入式開發(fā)工具，包括嵌入式硬件平臺開發(fā)工具（Platform Studio）、嵌入式軟件開發(fā)工具（ Platform Studio SDK）、嵌入式IBM PowerPC硬件處理器核、Xilinx MicroBlaze軟處理器核、開發(fā)所需的技術(shù)文檔和IP，為設(shè)計嵌入式可編程系統(tǒng)提供了全面的解決方案。 EDK10.1版還包括了最新的IP內(nèi)核以優(yōu)化系統(tǒng)

26、設(shè)計。同時還包括了SPI、DDR2/DMA/PS2和支持SGMII的三模式以太網(wǎng)MAC等外設(shè)，F(xiàn)lexrayTM外設(shè)選項，以及用于DMA的PCI Express驅(qū)動支持。Xilinx公司軟件平臺介紹公司軟件平臺介紹-DSP_Tools軟件 Xilinx公司推出了簡化FPGA數(shù)字處理系統(tǒng)的集成開發(fā)工具DSP Tools，快速、簡易地將DSP系統(tǒng)的抽象算法轉(zhuǎn)化成可綜合的、可靠的硬件系統(tǒng)，為DSP設(shè)計者掃清了編程的障礙。DSP Tools主要包括System Genetator和AccelDSP兩部分，前者和Mathworks公司的Simulink實現(xiàn)無縫鏈接，后者主要針對c/.m語言。Xilinx

27、公司軟件平臺介紹公司軟件平臺介紹-ChipScope Pro軟件 Xilinx公司推出了在線邏輯分析儀，通過軟件方式為用戶提供穩(wěn)定和方便的解決方案。該在線邏輯分析儀不僅具有邏輯分析儀的功能，而且成本低廉、操作簡單，因此具有極高的實用價值。 ChipScope Pro既可以獨立使用，也可以在ISE集成環(huán)境中使用，非常靈活，為用戶提供方便和穩(wěn)定的邏輯分析解決方案，支持Spartan和Virtex全系列FPGA芯片。 ChipScope Pro將邏輯分析器?？偩€分析器和虛擬I/O小型軟件核直接插入到用戶的設(shè)計當(dāng)中，可以直接查看任何內(nèi)部信號和節(jié)點，包括嵌入式硬或軟處理器。Xilinx公司軟件平臺介紹公

28、司軟件平臺介紹-PlanAhead軟件 PlanAhead工具簡化了綜合與布局布線之間的設(shè)計步驟，能夠?qū)⒋笮驮O(shè)計劃分成較小的、更易于管理的模塊，并集中精力優(yōu)化各個模塊。 此外，還提供了一個直觀的環(huán)境，為用戶設(shè)計提供原理圖、平面布局規(guī)劃或器件圖，可快速確定和改進設(shè)計的層次，以便獲得更好的結(jié)果和更有效地使用資源，從而獲得最佳的性能和更高的利用率，極大地提升了整個設(shè)計的性能和質(zhì)量。Xilinx公司公司ISE10.1軟件介紹軟件介紹-ISE設(shè)計流程翻譯翻譯映射映射布局和布線布局和布線規(guī)劃規(guī)劃 和預(yù)算和預(yù)算HDL RTL仿真仿真綜合以創(chuàng)建網(wǎng)表綜合以創(chuàng)建網(wǎng)表功能仿真功能仿真得到時序收斂得到時序收斂時序仿真

29、時序仿真實現(xiàn)實現(xiàn)創(chuàng)建代碼創(chuàng)建代碼/原理圖原理圖配置配置FPGA產(chǎn)生比特流文件產(chǎn)生比特流文件Xilinx公司公司ISE10.1軟件介紹軟件介紹-ISE主界面Xilinx公司公司ISE10.1軟件介紹軟件介紹-主要功能 ISE的主要功能包括設(shè)計輸入、綜合、仿真、實現(xiàn)和下載，涵蓋了可編程邏輯器件開發(fā)的全過程，從功能上講，完成CPLD/FPGA的設(shè)計流程無需借助任何第三方EDA軟件。下面簡要說明各功能的作用： 1、設(shè)計輸入：ISE提供的設(shè)計輸入工具包括用于HDL代碼輸入和查看報告的ISE文本編輯器（The ISE Text Editor），用于原理圖編輯的工具ECS（The Engineering C

30、apture System），用于生成IP Core的Core Generator，用于狀態(tài)機設(shè)計的StateCAD以及用于約束文件編輯的Constraint Editor等。 Xilinx公司公司ISE10.1軟件介紹軟件介紹 -主要功能 2、綜合：ISE的綜合工具不但包含了Xilinx自身提供的綜合工具XST，同時還可以內(nèi)嵌Mentor Graphics公司的Leonardo Spectrum和Synplicity公司的Synplify，實現(xiàn)無縫鏈接。 3、仿真：ISE本身自帶了一個具有圖形化波形編輯功能的仿真工具HDL Bencher，同時又提供了使用Model Tech公司的Model

31、sim進行仿真的接口。 Xilinx公司公司ISE10.1軟件介紹軟件介紹 -主要功能 4、實現(xiàn)：此功能包括了翻譯、映射、布局布線等，還具備時序分析、管腳指定以及增量設(shè)計等高級功能。 5、下載：下載功能包括了BitGen，用于將布局布線后的設(shè)計文件轉(zhuǎn)換為位流文件，還包括了IMPACT，功能是進行芯片配置和通信，控制將程序燒寫到FPGA芯片中去。Xilinx公司公司ISE10.1軟件介紹軟件介紹 -ISE主界面窗口功能概述 1）左上角的窗口是源文件窗口，設(shè)計工程所包括的文件以分層的形式列出。 2）在該子窗口的下面是處理窗口，該窗口描述的是對于選定的設(shè)計文件可以使用的處理流程。 3）在ISE主界面

32、最下面是腳本窗口，在該窗口中顯示了消息、錯誤和警告的狀態(tài)。同時還有Tcl腳本的交互和文件中查找的功能。 4）在ISE的右上角是多文檔的窗口，在該窗口可以查看html的報告，ASCII碼文件、原理圖和仿真波形。通過選擇View-Restore Default Layout可以恢復(fù)界面的原始設(shè)置。Xilinx公司公司ISE10.1軟件介紹軟件介紹 -源文件(source）子窗口 這個窗口有三個標簽：源（Source）、Snapshots（快照）、Library（庫）。 源標簽內(nèi)顯示工程名、指定的芯片和設(shè)計相關(guān)文檔。 在設(shè)計視圖的每一個文件都有一個相關(guān)的圖標，這個圖標顯示的是文件的類型（HDL文件、

33、原理圖、IP核和文本文件）。+表示該設(shè)計文件包含了更低層次的設(shè)計模塊。 標簽內(nèi)顯示的是目前所打開文件快照。一個快照是在該工程里所有文件的一個拷貝。通過該標簽可以察看報告、用戶文檔和源文件。該標簽下所有的信息只讀。 庫標簽內(nèi)顯示與當(dāng)前工程相關(guān)的庫。Xilinx公司公司ISE10.1軟件介紹軟件介紹 -處理(process）子窗口 在該窗口只有一個處理標簽。該標簽有下列功能： 添加已有文件；創(chuàng)建新文件；察看設(shè)計總結(jié)（訪問符號產(chǎn)生工具，例化模板，察看命令行歷史和仿真庫編輯）；用戶約束文件（訪問和編輯位置和時序約束）；綜合（檢查語法、綜合、察看RTL和綜合報告）；設(shè)計實現(xiàn)（訪問實現(xiàn)工具，設(shè)計流程報告和

34、其它一些工具）；產(chǎn)生可編程文件（訪問配置工具和產(chǎn)生比特流文件）。Xilinx公司公司ISE10.1軟件介紹軟件介紹 -腳本（transcript）子窗口 腳本子窗口有5個默認標簽:Console，error，warnings ， Tcl shell，find in file。 Console標簽顯示錯誤、警告和信息。X表示錯誤，！表示警告。 Warning標簽只顯示警告消息。 Error標簽只顯示錯誤消息。 Tcl shell標簽是與設(shè)計人員的交互控制臺。除了顯示錯誤、警告和信息外，還允許輸入ISE特定命令。 Find in file標簽顯示的是選擇EditFind in File操作后的查詢

35、結(jié)果。Xilinx公司公司ISE10.1軟件介紹軟件介紹 -工作區(qū)（Workspace）子窗口 工作區(qū)子窗口提供了設(shè)計總結(jié)、文本編輯器、ISE仿真器/波形編輯器、原理圖編輯器功能。 設(shè)計總結(jié)提供了關(guān)于該設(shè)計工程的更高級信息，包括信息概況、芯片資源利用報告、與布局布線相關(guān)性能數(shù)據(jù)、約束信息和總結(jié)信息等。 源文件和其它文本文件可以通過設(shè)計人員指定的編輯工具打開。編輯工具的選擇由Edit-Preference屬性決定，默認ISE的文本編輯器，通過該編輯器可以編輯源文件和用戶文檔，也可以訪問語言模板。Basys2板卡供應(yīng)商介紹板卡供應(yīng)商介紹-功能介紹 Digilent公司（http:/ Cole教授

36、和Gene Apperson教授。 Cole和Apperson看到了一種需求，需要一種基礎(chǔ)的編程開發(fā)板來結(jié)合到他們的課程當(dāng)中。實踐是最好的學(xué)習(xí)方式，于是Cole和Apperson利用他們自己設(shè)計的開發(fā)板，發(fā)展了一種理論與實踐相結(jié)合的教學(xué)模式。這些開發(fā)板很受學(xué)生的歡迎，他們決定大批量生產(chǎn)并推廣到世界各地，最終實現(xiàn)了他們的愿望讓技術(shù)對所有人來說都易于理解并容易獲得，也就是讓所有人盡享先進數(shù)字技術(shù)。 Basys2板卡介紹板卡介紹-功能介紹Basys2板卡介紹板卡介紹-整體功能介紹VGA接口接口USB連接連接器和電路器和電路撥碼開關(guān)撥碼開關(guān)按鍵按鍵7段數(shù)碼管段數(shù)碼管4個外擴個外擴I/O口口FPGA芯片

37、芯片PS/2接口接口Basys2板卡介紹板卡介紹-SPARTAN-3E芯片特點及功能 Spartan-3E是目前Spartan系列最新的產(chǎn)品，具有系統(tǒng)門數(shù)從10萬到160萬的多款芯片，是在Spartan-3成功的基礎(chǔ)上進一步改進的產(chǎn)品，提供了比Spartan-3更多的I/O端口和更低的單位成本，是Xilinx公司性價比最高的FPGA芯片。 由于更好地利用了90nm技術(shù)，在單位成本上實現(xiàn)了更多的功能和處理帶寬，是Xilinx公司新的低成本產(chǎn)品代表，是ASIC的有效替代品，主要面向消費電子應(yīng)用，如寬帶無線接入、家庭網(wǎng)絡(luò)接入以及數(shù)字電視設(shè)備等。Basys2板卡介紹板卡介紹-SPARTAN-3E芯片特

38、點及功能Basys2板卡介紹板卡介紹-SPARTAN-3E芯片特點及功能其主要特點如下： 采用90nm 工藝； 大量用戶I/O端口，最多可支持376個I/O端口或者156對差分端口； 端口電壓為3.3V、2.5、1.8V、1.5V、1.2V ； 單端口傳輸速率可以達到622Mbps ，支持DDR接口； 最多可達36個專用乘法器、648 BRAM、231k 分布式RAM； 寬時鐘頻率以及多個專用數(shù)字時鐘管理模塊(DCM)。 Basys2板卡介紹板卡介紹-電源功能介紹Basys2板卡介紹板卡介紹-配置功能介紹Basys2板卡介紹板卡介紹-晶振功能介紹Basys2板卡介紹板卡介紹-I/O功能介紹Ba

39、sys2板卡介紹板卡介紹-7段數(shù)碼管功能介紹Basys2板卡介紹板卡介紹-PS/2接口功能介紹Basys2板卡介紹板卡介紹-VGA接口功能介紹Basys2板卡介紹板卡介紹-擴展I/O接口功能介紹Basys2板卡介紹板卡介紹-擴展I/O接口功能介紹Basys2板下載電纜驅(qū)動的安裝板下載電纜驅(qū)動的安裝-安裝步驟 1）在D:peixun目錄下找到DigilentAdept_v2-3-0程序(先將USB電纜把PC的USB端口和板子連接,并上電); 2)雙擊圖標進入安裝程序，點擊“運行”按鈕。Basys2板板下載電纜驅(qū)動的安裝下載電纜驅(qū)動的安裝-安裝步驟 3）出現(xiàn)下面的界面，點擊“Next”按鈕。Bas

40、ys2板板下載電纜驅(qū)動的安裝下載電纜驅(qū)動的安裝-安裝步驟 4）出現(xiàn)下面的界面，點擊“I Agree”按鈕。Basys2板下載電纜驅(qū)動的安裝板下載電纜驅(qū)動的安裝-安裝步驟 5）出現(xiàn)下面的界面，點擊“Next”按鈕。Basys2板下載電纜驅(qū)動的安裝板下載電纜驅(qū)動的安裝-安裝步驟 6）出現(xiàn)下面的界面，點擊“Next”按鈕。Basys2板下載電纜驅(qū)動的安裝板下載電纜驅(qū)動的安裝-安裝步驟 7）出現(xiàn)下面的界面，點擊“Install”按鈕。開始安裝程序,直到安裝完成。Basys2板下載電纜驅(qū)動的安裝板下載電纜驅(qū)動的安裝-安裝步驟 8）出現(xiàn)下面的界面。BASYS2平臺實驗內(nèi)容平臺實驗內(nèi)容-實驗內(nèi)容列表 組合邏

41、輯電路設(shè)計組合邏輯電路設(shè)計 復(fù)用復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計 3-8譯碼器設(shè)計譯碼器設(shè)計 ALU設(shè)計設(shè)計 分頻器設(shè)計分頻器設(shè)計 數(shù)碼管滾動顯示數(shù)碼管滾動顯示 交通燈設(shè)計交通燈設(shè)計BASYS2平臺實驗內(nèi)容平臺實驗內(nèi)容-一個感興趣的話題 FPGA和單片機的關(guān)系： 參看本科組競賽PicoBlaze的培訓(xùn)文檔，經(jīng)典的FPGA實現(xiàn)單片機的設(shè)計案例。 FPGA比單片機的功能要強大的多，而不僅僅是通常在純數(shù)字邏輯設(shè)計層面上。實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-設(shè)計內(nèi)容1）使用ISE軟件完成設(shè)計的輸入。2）添加頂層測試文件，并調(diào)用ISE仿真器對設(shè)計進行 行為仿真；3）添加用戶約束文件，并對設(shè)計

42、進行實現(xiàn)。4）下載設(shè)計文件到FPGA芯片內(nèi)，通過硬件平臺 上的資源來驗證設(shè)計的正確性。實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-實驗原理圖2.1 基本邏輯門組合 如圖給出了邏輯圖，該圖中包含六個不同的邏輯門單元。這六個邏輯門單元可以使用VHDL語言的邏輯運算符描述實現(xiàn)。在實體中定義端口類型、輸入輸出方向，在結(jié)構(gòu)體中使用邏輯運算符描述這些基本的邏輯功能。實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-創(chuàng)建一個新工程實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-創(chuàng)建一個新工程選擇芯片選擇綜合工具選擇仿真工具選擇代碼語言Next這里可以新建一個文件，也可以在工程屬性建立完成后在工程內(nèi)新

43、建，我們選擇 Next實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-創(chuàng)建一個新工程這里可以添加工程文件，也可以在工程建立后添加，我們選擇Next實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-創(chuàng)建一個新工程給出了整個工程大致屬性Finish實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-創(chuàng)建一個新工程完成后在Sources窗口中顯示工程文件夾以及工程所用芯片。在該窗口中右鍵可以新建文件，添加已經(jīng)寫好的文件，添加文件并復(fù)制該文件到工程文件夾中。實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計 -創(chuàng)建新文件該文件的實體名新建文件的類型，不同的類型有著不同的功能和意義。實驗一：組合邏輯電路設(shè)

44、計實驗一：組合邏輯電路設(shè)計 -創(chuàng)建新文件端口名端口的類型及位數(shù)Next實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-添加實體端口給出了該文件的概要Finish實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-添加實體端口雙擊gate文件自動生成實體結(jié)構(gòu)生成了結(jié)構(gòu)體框架只需加入邏輯語句即可實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-自動生成文件結(jié)構(gòu)框架添加的邏輯代碼實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-添加代碼及注釋實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計這個圖標指示頂層文件設(shè)計中常用的四個操作：綜合、實現(xiàn)、生成bit文件、下載雙擊XST進行綜合操作實驗一：組合邏輯

45、電路設(shè)計實驗一：組合邏輯電路設(shè)計-添加波形仿真文件選擇所要仿真的VHDL文件Next實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-添加波形仿真文件給出該波形文件的相關(guān)屬性Finish實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-添加波形仿真文件仿真波形的設(shè)置界面：這里顯示的主要是時鐘方面的設(shè)置。實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-添加波形仿真文件增對該工程設(shè)置方式如圖波形文件長度的設(shè)置Finish實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-添加波形仿真文件實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-添加波形仿真文件在這里設(shè)置輸入波形可以進行窗口的切換切換到行為

46、仿真實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-添加波形仿真文件如圖設(shè)置輸入波形并保存選中剛設(shè)計波形文件右鍵選擇屬性設(shè)置設(shè)置仿真時間與建立波形文件的時間相同點擊OK實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-添加波形仿真文件實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-添加波形仿真文件雙擊進行行為仿真仿真波形驗證設(shè)計邏輯的正確性實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-添加管腳約束文件（.UCF文件）通過Sources窗口切換到ImplementationNextUCF文件的屬性概要Finish實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-對管腳進行約束選中頂層文件

47、在Processes窗口中雙雙擊擊進行對應(yīng)管腳的約束進行對應(yīng)管腳的約束保存關(guān)閉保存關(guān)閉 兩種方法實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-對管腳進行約束實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-查看或修改管腳約束文件單擊選中雙擊查看實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-工程實現(xiàn)及產(chǎn)生位流文件選中頂層文件雙擊進行實現(xiàn)操作雙擊產(chǎn)生.bit文件 點擊“開始”菜單，點擊程序，打開Digilent Adept,點擊 Browse,在工程文件夾中找到gate.bit文件.實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-下載bit文件 選中g(shù)ate.bit文件再點擊progra

48、m,然后可在實驗板上看到對應(yīng)現(xiàn)象。實驗一：組合邏輯電路設(shè)計實驗一：組合邏輯電路設(shè)計-下載bit文件實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-實驗原理 s0=btn1 | btn3; 將四位十六進制數(shù)x15:0顯示在7段數(shù)碼管上。a_to_g6:0用于控制7段碼的顯示，an3:0用于4個數(shù)碼管的選擇。Basys2板上的按鍵用來選擇所要顯示的數(shù)字。Btn3:0和s1:0之間存在著下面的關(guān)系：實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-實驗原理 Btn3:0和s1:0之間存在著下面的關(guān)系： s1=btn2 | btn 3; s0=btn1 | btn 3;實驗二：復(fù)用實驗二：復(fù)用7

49、段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-創(chuàng)建一個新工程實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-創(chuàng)建一個新工程選擇芯片選擇綜合工具選擇仿真工具選擇代碼語言Next這里可以新建一個文件，也可以在工程屬性建立完成后在工程內(nèi)新建，我們選擇 Next實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-創(chuàng)建一個新工程這里可以添加工程文件，也可以在工程建立后添加，我們選擇Next實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-創(chuàng)建一個新工程給出了整個工程大致屬性Finish實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-創(chuàng)建一個新工程完成后在Sources窗口中顯示工程文件夾以及工程所用芯片。在該窗口

50、中右鍵可以新建文件，添加已經(jīng)寫好的文件，添加文件并復(fù)制該文件到工程文件夾中。實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計 -創(chuàng)建新文件該文件的實體名新建文件的類型，不同的類型有著不同的功能和意義。實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計 -創(chuàng)建新文件端口名端口的類型及位數(shù)Next實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-添加實體端口給出了該文件的概要Finish實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-添加實體端口實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-添加實體端口雙擊mux7seg文件自動生成實體結(jié)構(gòu)生成了結(jié)構(gòu)體框架只需加入邏輯語句即可實驗二：

51、復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-自動生成文件結(jié)構(gòu)框架添加的邏輯代碼-之后為注釋語句實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-添加代碼及注釋實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-添加代碼及注釋實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計這個圖標指示頂層文件設(shè)計中常用的四個操作：綜合、實現(xiàn)、生成bit文件、下載雙擊XST進行綜合操作實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-添加波形仿真文件選擇所要仿真的VHDL文件Next實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-添加波形仿真文件給出該波形文件的相關(guān)屬性Finish實驗二：復(fù)用實驗二：復(fù)

52、用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-添加波形仿真文件仿真波形的設(shè)置界面：這里顯示的主要是時鐘方面的設(shè)置。實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-添加波形仿真文件增對該工程設(shè)置方式如圖波形文件長度的設(shè)置Finish實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-添加波形仿真文件實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-添加波形仿真文件在這里設(shè)置輸入波形可以進行窗口的切換切換到行為仿真實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-添加波形仿真文件如圖設(shè)置輸入波形并保存選中剛設(shè)計波形文件右鍵選擇屬性設(shè)置設(shè)置仿真時間與建立波形文件的時間相同點擊OK實驗二：復(fù)用實驗二：復(fù)用7段

53、數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-添加波形仿真文件實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-添加波形仿真文件雙擊進行行為仿真仿真波形驗證設(shè)計邏輯的正確性實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-添加管腳約束文件（.UCF文件）通過Sources窗口切換到ImplementationNextUCF文件的屬性概要Finish實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-對管腳進行約束 選中頂層文件在Processes窗口中雙雙擊擊進行對應(yīng)管腳的約束進行對應(yīng)管腳的約束保存關(guān)閉保存關(guān)閉 兩種方法實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-對管腳進行約束實驗二：復(fù)用實驗二：復(fù)用7

54、段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-查看或修改管腳約束文件單擊選中雙擊查看實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-工程實現(xiàn)及產(chǎn)生位流文件選中頂層文件雙擊進行實現(xiàn)操作雙擊產(chǎn)生.bit文件 點擊“開始”程序，點擊“程序”打開Digilent Adept,點擊Browse,在工程文件夾中找到mux7seg.bit文件.實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-下載bit文件 選中mux7seg.bit文件再點擊program,然后可在實驗板上看到對應(yīng)現(xiàn)象。實驗二：復(fù)用實驗二：復(fù)用7段數(shù)碼管設(shè)計段數(shù)碼管設(shè)計-下載bit文件實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-實驗原理a2 a1 a0

55、y0 y1 y2 y3 y4 y5 y6 y7 0 0 01 0 0 0 0 0 0 00 0 10 1 0 0 0 0 0 00 1 00 0 1 0 0 0 0 00 1 10 0 0 1 0 0 0 01 0 00 0 0 0 1 0 0 01 0 10 0 0 0 0 1 0 01 1 00 0 0 0 0 0 1 01 1 10 0 0 0 0 0 0 1實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-創(chuàng)建一個新工程實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-創(chuàng)建一個新工程選擇芯片選擇綜合工具選擇仿真工具選擇代碼語言Next這里可以新建一個文件，也可以在工程屬性建立完成后在工程內(nèi)新建，我

56、們選擇 Next實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-創(chuàng)建一個新工程這里可以添加工程文件，也可以在工程建立后添加，我們選擇Next實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-創(chuàng)建一個新工程給出了整個工程大致屬性Finish實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-創(chuàng)建一個新工程完成后在Sources窗口中顯示工程文件夾以及工程所用芯片。在該窗口中右鍵可以新建文件，添加已經(jīng)寫好的文件，添加文件并復(fù)制該文件到工程文件夾中。實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計 -創(chuàng)建新文件該文件的實體名新建文件的類型，不同的類型有著不同的功能和意義。實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計 -創(chuàng)建新

57、文件端口名端口的類型及位數(shù)Next實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-添加實體端口給出了該文件的概要Finish實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-添加實體端口雙擊decode3_8文件自動生成實體結(jié)構(gòu)生成了結(jié)構(gòu)體框架只需加入邏輯語句即可實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-自動生成文件結(jié)構(gòu)框架實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-行為級描述Case語句實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計這個圖標指示頂層文件設(shè)計中常用的四個操作：綜合、實現(xiàn)、生成bit文件、下載雙擊XST進行綜合操作實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-添加波形仿真文件選擇所要仿真的VH

58、DL文件Next實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-添加波形仿真文件給出該波形文件的相關(guān)屬性Finish實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-添加波形仿真文件仿真波形的設(shè)置界面：這里顯示的主要是時鐘方面的設(shè)置。實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-添加波形仿真文件增對該工程設(shè)置方式如圖波形文件長度的設(shè)置Finish實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-添加波形仿真文件實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-添加波形仿真文件可以進行窗口的切換在這里設(shè)置輸入波形切換到行為仿真實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-添加波形仿真文件如圖設(shè)置輸入波形并保存選中剛設(shè)計波

59、形文件右鍵選擇屬性設(shè)置設(shè)置仿真時間與建立波形文件的時間相同點擊OK實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-添加波形仿真文件實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-添加波形仿真文件雙擊進行行為仿真仿真波形驗證設(shè)計邏輯的正確性實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-添加管腳約束文件（.UCF文件）通過Sources窗口切換到ImplementationNextUCF文件的屬性概要Finish實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-對管腳進行約束 選中頂層文件在Processes窗口中雙雙擊擊進行對應(yīng)管腳的約束進行對應(yīng)管腳的約束保存關(guān)閉保存關(guān)閉 兩種方法實驗三：實驗三：3-8譯碼器設(shè)

60、計譯碼器設(shè)計-對管腳進行約束實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-查看或修改管腳約束文件單擊選中雙擊查看實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-工程實現(xiàn)及產(chǎn)生位流文件選中頂層文件雙擊進行實現(xiàn)操作雙擊產(chǎn)生.bit文件 打開Digilent Adept,點擊Browse,在工程文件夾中找到decode3_8.bit文件.實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-下載bit文件 選中decode3_8.bit文件再點擊program,然后可在實驗板上看到對應(yīng)現(xiàn)象。實驗三：實驗三：3-8譯碼器設(shè)計譯碼器設(shè)計-下載bit文件實驗四：實驗四：ALU算術(shù)邏輯單元的設(shè)計算術(shù)邏輯單元的設(shè)計-實驗原理表3.7