數(shù)字系統(tǒng)eda實(shí)驗(yàn)報(bào)告參考

1、數(shù)字系統(tǒng)EDA技術(shù)實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)名稱： 8位數(shù)字頻率計(jì)設(shè)計(jì)與實(shí)現(xiàn) 指導(dǎo)老師： 沈曉峰 2003年9月實(shí)驗(yàn)任務(wù)四1、 實(shí)驗(yàn)題目：8位數(shù)字頻率計(jì)設(shè)計(jì)與實(shí)現(xiàn)2、 實(shí)驗(yàn)要求： （1）用VHDL完成 8位數(shù)字頻率計(jì)的設(shè)計(jì)及時(shí)序仿真。 （2）頻率測(cè)量范圍：0 99999999 Hz。（3）基準(zhǔn)頻率：20 MHz、10MHz、5MHz可選。 （4）用實(shí)驗(yàn)系統(tǒng)箱實(shí)現(xiàn)該頻率計(jì)，并用數(shù)碼管顯示所測(cè)的頻率值。3、實(shí)驗(yàn)?zāi)康模菏箤W(xué)生掌握比較復(fù)雜的電子系統(tǒng)的設(shè)計(jì)思想和設(shè)計(jì)方法。較深入地領(lǐng)會(huì)現(xiàn)代EDA技術(shù)在電子系統(tǒng)設(shè)計(jì)中的重要作用。培養(yǎng)學(xué)生完成實(shí)際動(dòng)手設(shè)計(jì)、硬件實(shí)現(xiàn)與驗(yàn)證的能力。實(shí)驗(yàn)報(bào)告四一、 設(shè)計(jì)文件及編譯處理（一）測(cè)頻的

2、基本原理計(jì)算每秒內(nèi)待測(cè)信號(hào)的脈沖個(gè)數(shù)。圖中clk為參考時(shí)鐘；tsten為測(cè)頻使能信號(hào)（計(jì)數(shù)使能寬度為1s）；load為數(shù)據(jù)鎖存控制信號(hào)；clr_cnt為測(cè)頻清零信號(hào)。（二）8位數(shù)字頻率計(jì)的頂層原理圖 由頂層原理圖可知，8位數(shù)字頻率計(jì)包括以下模塊：分頻模塊、測(cè)頻控制模塊、32位寄存模塊、8選1模塊、七段譯碼模塊和十進(jìn)制計(jì)數(shù)器模塊。（三）各模塊的VHDL設(shè)計(jì)程序 1、十進(jìn)制計(jì)數(shù)器模塊2、BCD碼-七段譯碼模塊： 3、分頻模塊 4、測(cè)頻控制模塊5、32位寄存模塊 6、8選1模塊7、掃描控制模塊二、系統(tǒng)構(gòu)成及測(cè)量結(jié)果 時(shí)序仿真結(jié)果（所測(cè)頻率為500Hz）：三、實(shí)驗(yàn)結(jié)果本實(shí)驗(yàn)是一個(gè)比較復(fù)雜的完整的電子系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。其重點(diǎn)內(nèi)容是培養(yǎng)學(xué)生利用EDA技術(shù)完成電子系統(tǒng)設(shè)計(jì)、仿真驗(yàn)證、硬件實(shí)現(xiàn)的綜合能力和創(chuàng)新能力，最終利用實(shí)驗(yàn)系統(tǒng)箱這一硬件平臺(tái)，完成硬件的實(shí)現(xiàn)和測(cè)量結(jié)果的顯示，培養(yǎng)學(xué)生的實(shí)際動(dòng)手設(shè)計(jì)、實(shí)現(xiàn)電子系統(tǒng)的能力。通過此次實(shí)驗(yàn)，可以較深入掌握用VHDL語言描述電子系統(tǒng)的設(shè)計(jì)方法，以及電子系統(tǒng)的調(diào)試、仿真的手段和技巧。從時(shí)序仿