IC集成電路設計工藝流程

1、集成電路設計工藝流程晶體的生長晶體切片成 wafer晶圓制作功能設計à模塊設計à電路設計à版圖設計à制作光罩工藝流程1 表面清洗晶圓表面附著一層大約 2um 的 Al2O3 和甘油混合液保護之 , 在制作前必須進行化學刻蝕和表面清洗。2 初次氧化有熱氧化法生成 SiO2 緩沖層,用來減小后續(xù)中 Si3N4 對晶圓的應力氧化技術干法氧化 Si( 固 + O2 à SiO2( 固 濕法氧化 Si( 固 +2H2O à SiO2( 固 + 2H2干法氧化通常用來形成,柵極二氧化硅膜,要求薄,界面能級和固定電荷密度低的薄膜。干法氧化成膜速度慢

2、于濕法。濕法氧化通常用來形成作為器件隔離用的比較厚的二氧化硅膜。當 SiO2 膜較薄時,膜厚與時間成正比。 SiO2 膜變厚時,膜厚與時間的平方根成正比。因而,要形成較 厚的 SiO2 膜,需要較長的氧化時間。 SiO2 膜形成的速度取決于經擴散穿過 SiO2 膜到達硅表面的 O2 及 OH 基等氧化劑的數量的多少。濕法氧化時,因在于 OH 基在 SiO2 膜中的擴散系數比 O2 的大。氧化反應, Si 表面向深層移動,距離為 SiO2 膜厚的 0.44 倍。因此,不同厚度的 SiO2 膜,去除后的 Si 表面的深度也不同。 SiO2 膜為透明,通過光干涉來估計膜的厚度。這種干涉色的周期約為

3、200nm ,如果預告知道是幾次干涉,就能正確估計。對其他的透明薄膜,如知道其折射率,也可用公式計算出(d SiO2 / (d ox = (n ox / (n SiO2 。 SiO2 膜很薄時,看不到干涉色,但可利用 Si 的疏水性和 SiO2 的親水性來判斷 SiO2 膜是否存在。也可用干涉膜計或橢圓儀等測出。SiO2 和 Si 界面能級密度和固定電荷密度可由 MOS 二極管的電容特性求得。 (100 面的 Si 的界面能級密度最低,約為 10E+10 - 10E+11/cm 2 .e V -1 數量級。 (100 面時,氧化膜中固定電荷較多,固定電荷密度的大小成為左右閾值的主要因素。3 C

4、VD(Chemical Vapor deposition 法沉積一層 Si3N4(Hot CVD 或 LPCVD 。1 常壓 CVD (Normal Pressure CVDNPCVD 為最簡單的 CVD 法,使用于各種領域中。其一般裝置是由 (1 輸送反應氣體至反應爐的載氣體精密裝置; (2 使反應氣體原料氣化的反應氣體氣化室; (3 反應爐; (4 反應后的氣體回收裝置等所構成。其中中心部分為反應爐,爐的形式可分為四個種類,這些裝置中重點為如何將反應氣體均勻送入,故需在反應氣體的流動與基板位置上用心改進。當為水平時,則基板傾斜;當為縱型時,著反應氣體由中心吹出,且使基板夾具回轉。而汽缸型亦

5、可同時收容多數基板且使夾具旋轉。為擴散爐型時,在基板的上游加有混和氣體使成亂流的裝置。2 低壓 CVD (Low Pressure CVD此方法是以常壓 CVD 為基本,欲改善膜厚與相對阻抗值及生產所創(chuàng)出的方法。主要特征: (1 由于反應室內壓力減少至 10-1000Pa 而反應氣體,載氣體的平均自由行程及擴散常數變大,因此,基板上的膜厚及相對阻抗分布可大為改善。反應氣體的消耗亦可減少;(2 反應室成擴散爐型,溫度控制最為簡便,且裝置亦被簡化,結果可大幅度改善其可靠性與處理能力 ( 因低氣壓下,基板容易均勻加熱 ,因基可大量裝荷而改善其生產性。3 熱 CVD (Hot CVD/(thermal

6、 CVD此方法生產性高,梯狀敷層性佳 ( 不管多凹凸不平,深孔中的表面亦產生反應,及氣體可到達表面而附著薄膜 等,故用途極廣。膜生成原理,例如由揮發(fā)性金屬鹵化物 (MX 及金屬有機化合物 (MR 等在高溫中氣相化學反應 ( 熱分解,氫還原、氧化、替換反應等 在基板上形成氮化物、氧化物、碳化物、硅化物、硼化物、高熔點金屬、金屬、半導體等薄膜方法。因只在高溫下反應故用途被限制,但由于其可用領域中,則可得致密高純度物質膜,且附著強度極強,若用心控制,則可得安定薄膜即可輕易制得觸須 ( 短纖維 等,故其應用范圍極廣。熱 CVD 法也可分成常壓和低壓。低壓 CVD 適用于同時進行多片基片的處理,壓力一般

7、控制在 0.25-2.0Torr 之間。作為柵電極的多晶硅通常利用 HCVD 法將 SiH4 或 Si2H 。氣體熱分解(約 650 oC 淀積而成。采用選擇氧化進行器件隔離時所使用的氮化硅薄膜也是用低壓 CVD 法,利用氨和 SiH4 或 Si2H6 反應面生成的,作為層間絕緣的 SiO2 薄膜是用 SiH4 和 O2 在 400 -4500 oC 的溫度下形成SiH4 + O2 -SiO2 + 2H2或是用 Si(OC2H54 (TEOS: tetra ethoxy silanc 和 O2 在 750 oC 左右的高溫下反應生成的,后者即采用 TEOS 形成的 SiO2 膜具有臺階側面部被

8、覆性能好的優(yōu)點。前者,在淀積的同時導入 PH3 氣體,就形成 磷硅玻璃( PSG : phosphor silicate glass 再導入 B2H6 氣體就形成BPSG(borro phosphor silicate glass 膜。這兩種薄膜材料,高溫下的流動性好,廣泛用來作為表面平坦性好的層間絕緣膜。4 電漿增強 CVD (Plasma Enhanced CVDNPCVD 法及 LPCVD 法等皆是被加熱或高溫的表面上產生化學反應而形成薄膜。 PECVD 是在常壓 CVD 或 LPCVD 的反應空間中導入電漿 ( 等離子體 ,而使存在于空間中的氣體被活化而可以在更低的溫度下制成薄膜。激發(fā)

9、活性物及由電漿中低速電子與氣體撞擊而產生。光 CVD (Photo CVDPECVD 使薄膜低溫化,且又產生如 A-Si 般的半導體元件。但由于薄膜制作中需考慮: (1 在除去高溫 (HCVD 及 PECVD 時摻入元件中的各種缺陷 ( 如 PECVD 中帶電粒子撞擊而造成的損傷 ; (2 不易制作的元件 ( 不純物剖面 ,不希望在后面受到工程高溫處理被破壞,因此希望可于低溫中被覆薄膜。 PCVD 是解決這此問題的方法之一。 遇熱分解時,因加熱使一般分子的并進運動與內部自由度被激發(fā) ( 激發(fā)了分解時不需要的自由度 ,相對的,在 PCVD 中,只直接激發(fā)分解必須的內部自由度,并提供活化物促使分解

10、反應。故可望在低溫下制成幾無損傷的薄膜且因光的聚焦及掃描可直接描繪細線或蝕刻。5 MOCVD (Metal Organic CVD & 分子磊晶成長 (Molecular Beam EpitaxyCVD 技術另一重要的應用為 MOCVD ,此技術與 MBE(Molecular Beam Epitaxy 同為: (1 成長極薄的結晶; (2 做多層構造; (3 多元混晶的組成控制; (4 目標為化合物半導體的量產。此有裝置有下列特征: (1 只需有一處加熱,裝置構造簡單,量產裝置容易設計; (2 膜成長速度因氣體流量而定,容易控制; (3 成長結晶特性可由閥的開頭與流量控制而定; (4

11、氧化鋁等絕緣物上可有磊晶成長; (5 磊晶成長可有選擇,不會被刻蝕。相反地亦有: (1 殘留不純物雖已改善,但其殘留程度極高; (2 更希望再進一步改良對結晶厚度的控制; (3 所用反應氣體中具有引火性、發(fā)水性,且毒性強的氣體極多; (4 原料價格昂貴等缺點。多層布線間的層間絕緣膜的沉積,以及最后一道工序的芯片保護膜的沉積必須在低溫下 (450 C 以下 下進行,以免損傷鋁布線。等離子 CVD 法就是為此而發(fā)明的一種方法。6 外延生長法 (LPE外延生長法 (epitaxial growth 能生長出和單晶襯底的原子排列同樣的單晶薄膜。在雙極型集成電路中,為了將襯底和器件區(qū)域隔離 ( 電絕緣

12、,在 P 型襯底上外延生長 N 型單晶硅層。在 MOS 集成電路中也廣泛使用外延生長法,以便容易地控制器件的尺寸,達到器件的精細化。此時,用外延生長法外延一層雜質濃度低 ( 約 10 15 cm-3 的供形成的單晶層、襯底則為高濃度的基片,以降低電阻,達到基極電位穩(wěn)定的目的。 LPE 可以在平面或非平面襯底生長、能獲得十分完善的結構。 LPE 可以進行摻雜,形成 n- 和 p- 型層,設備為通用外延生長設備,生長溫度為 300 oC-900 oC ,生長速率為 0.2um-2um/min ,厚度 0.5um-100um ,外延層的外貌決定于結晶條件,并直接獲得具有絨面結構表面外延層。4 涂敷光

13、刻膠光刻制造過程中,往往需采用 20-30 道光刻工序,現在技術主要采有紫外線 ( 包括遠紫外線 為光源的光刻技術。光刻工序包括翻版圖形掩膜制造,硅基片表面光刻膠的涂敷、預烘、曝光、顯影、后烘、腐蝕、以及光刻膠去除等工序。(1 光刻膠的涂敷在涂敷光刻膠之前,將洗凈的基片表面涂上附著性增強劑或將基片放在惰性氣體中進行熱處理。這樣處理是為了增加光刻膠與基片間的粘附能力,防止顯影時光刻膠圖形的脫落以及防止?jié)穹ǜg時產生側面腐蝕 (side etching 。光刻膠的涂敷是用轉速和旋轉時間可自由設定的甩膠機來進行的。首先、用真空吸引法將基片吸在甩膠機的吸盤上,將具有一定粘度的光刻膠滴在基片的表面,然后

14、以設定的轉速和時間甩膠。由于離心力的作用,光刻膠在基片表面均勻地展開,多余的光刻膠被甩掉,獲得一定厚度的光刻膠膜,光刻膠的膜厚是由光刻膠的粘度和甩膠的轉速來控制。所謂光刻膠,是對光、電子束或 X 線等敏感,具有在顯影液中溶解性的性質,同時具有耐腐蝕性的材料。一般說來,正型膠的分辯率高,而負型膠具有高感光度以及和下層的粘接性能好等 特點。光刻工藝精細圖形 ( 分辯率,清晰度 ,以及與其他層的圖形有多高的位置吻合精度 ( 套刻精度 來決定,因此有良好的光刻膠,還要有好的曝光系統(tǒng)。(2 預烘 (pre bake因為涂敷好的光刻膠中含有溶劑,所以要在 80C 左右的烘箱中在惰性氣體環(huán)境下預烘 15-3

15、0 分鐘,去除光刻膠中的溶劑。(3 曝光將高壓水銀燈的 g 線 (l=436 nm, i 線 (l=365nm 通過掩模照射在光刻膠上,使光刻膠獲得與掩模圖形同樣的感光圖形。根據曝光時掩模的光刻膠的位置關系,可分為接觸式曝光、接近式曝光和投影曝光三種。而投影曝光又可分為等倍曝光和縮小曝光?？s小曝光的分辯率最高,適宜用作加工,而且對掩模無損傷,是較常用的技術?？s小曝光將掩模圖形縮小為原圖形的 1/5-1/10 ,這種場合的掩模被稱為掩模原版 (reticle 。使用透鏡的曝光裝置,其投影光學系統(tǒng)的清晰度 R 和焦深 D 分別用下式表示:R=k1 /NAD=k2 /(NA 2 曝光波長NA 透鏡的

16、數值孔徑k1 、 k2 為與工藝相關的參數, k1(0.6-0.8, k2(0.5由此可知:要提高清晰度 (R 變小 ,必須縮短波長,加大透鏡數值孔徑。隨著曝光波長的縮短,清晰度得到改善,但是焦深卻變短,對光刻膠表面平坦度提出了更嚴格的要求,這是一個很大的缺點。通常采用的高壓水銀燈,還有比高壓水銀燈 I-line 波長短的遠紫外線準分子激光器 (excimer laser, KrF:248nm,ArF:193nm 為曝光光源。為了 解決上述所提到的缺點,用比光的波長更短的 X 線 (l=1-10nm 作為曝光光源,技術上有很大的進展,利用 X 線和電子束進行光刻時,其焦深較深,對表面平坦度沒有

17、苛刻的要求。接近式曝光技術為光罩掩模與基板相互靠近保持較近的間隙 (gap ,以 UV 光由 MASK 側面照射,將圖案投射在基板上對光阻進行曝光。一般而言,光罩尺寸較基板大,所以圖案將以 1:1 的大小轉印到光阻上,此方法精度較所常用的步進機 (stepper, 能輸出一定頻率和波長的光線 或鏡像投影 (Mirror Projection 來得差,但其優(yōu)點為產量 (throughput 大,設備便宜。在光學系統(tǒng)中,大型的準直鏡 (collimate mirror( 球面或非球面 對轉刻精度影響最大,以日前制作水準而言,傾斜角 (declination angle 約可以做到 + -0.3 以

18、內。若傾斜角過大,則基片邊緣的圖案將與光罩設計的位置有所差別,將影響到 total pitch( 圖案實際長度與設計長度的誤差容忍值 的誤差。而一般接近式曝光技術解析度與光罩及基板的間隙和光的波長有關。隨著基片的增大,光罩也隨之增大,由于光罩本身的重量會使得光罩中間部分向下彎曲。如果彎曲程度得到控制,利用光線反射原理的檢測 ( 類似光的薄膜干涉 來推算光罩與基板的距離。光罩精密對位技術,此對位技術可分為兩部分,一部分利用 CCD (charge coupled device 將光罩上及基板上的記號重疊后做圖像分析處理,即可知目前的對位情形,再配合另一部分可精確移動的對準臺(alignment

19、stage ,控制其 X,Y 方向及角度的位移。溫度的管理,因光罩與基板兩者膨脹系數不同,同一特定溫度下,光照的影響將會造成誤差。光罩的溫度控制方法是利用經過溫控后的潔凈空氣吹向光罩表面使光罩全面的溫度分布均勻,而對基板是利用溫控后的水流承載基板的基臺來控制。就曝光系統(tǒng)而言,所使用的 UV 光源為 10kw 的超高水銀燈,經過橢圓鏡,多層鍍膜反射鏡等光學系統(tǒng)后投射在光罩及光刻膠上,為了使投射光有良好的均一性及平行度以增加曝光精度,在光學系統(tǒng)中通常會使用 Fly eye lens 及大型的球面鏡。以超高水銀燈所發(fā)出的 UV 而言主,強度有三個峰值分別為 g-line(436nm,h-line(4

20、06nm,i-line(365nm ,其中正型光阻對 g-line 及 h-line 較敏感, i-line 通常對負膠有較好的曝光效率。由于為了不使 UV 光的強度下降,光學系統(tǒng)中所使用的鏡光學為合成的石英所制,多層鍍膜的鏡片也被設計成增加 UV 區(qū)的反射率。(4 顯影將顯影液全面地噴在光刻膠上,或將曝光后的樣片浸在顯影液中幾十秒鐘,則正型光刻膠的曝光部分 ( 或負膠的未曝光部分 被溶解。顯影后的圖形精度受顯影液的濃度,溫度以及顯影的時間等影響。顯影后用純水清洗。(5 后烘 (post bake為使殘留在光刻膠中的有機物溶液完全揮發(fā),提高光刻膠和基片的粘接性及光刻膠的耐腐蝕能力,通常將基片在

21、 120- 200 oC 溫度下烘干 20 30 分鐘。(6 腐蝕 (etching經過上述工序后,以復制到光刻膠上的集成電路的圖形作為掩模,對下層的材料進行腐蝕。腐蝕技術是利用化學腐蝕法把材料的某一部分去除的技術。腐蝕技術分為兩大類:濕法腐蝕進行腐蝕的化學物質是溶液;干法腐蝕 ( 一般稱刻蝕 進行的化學物質是氣體。1 濕法腐蝕,采用溶液進行的腐蝕是一種各向同性腐蝕。因而,光刻膠掩模下面的薄膜材料,在模方向上也隨著時間的增長而受到腐蝕,因此,出現與掩模圖形不一致的現象,不適用于精細化工藝。但濕法腐蝕具有設備便宜,被腐蝕速度與光刻膠的腐蝕速度之比 ( 選擇比 大,對腐蝕表面無污染,無損傷等優(yōu)點,

22、適用于非精細化圖形的加工。典型的 SiO2 膜的腐蝕為稀釋的 HF 溶液或 HF 、氟化氨混合液 ( 也稱緩沖氫氟酸液 ,氮化硅膜的腐蝕液為 180 oC 左右的熱磷酸;鋁的腐蝕液為磷酸溶液 ( 磷酸:醋酸:硝酸 =250 : 20 : 3,55 + - 5 oC 。2 干法腐蝕干法刻蝕分為各向同性刻蝕和各向異性刻蝕兩種,采用等離子進行刻蝕是各向同性的典型。在光刻膠去膠裝置中,氧的等離子體和光刻膠反應形成 H2O 和 CO2 氣體。此時,作為反應基的氧原子團與光刻膠進行各向同性反應。精細圖形進行各向異性很強的干法刻蝕來實現。反應性離子刻蝕 (RIE:reactive ion etching 是

23、一種典型的例子。 RIE 是利用離子誘導化學反應,同時離子還起著去除表面生成物露出清潔的刻蝕表面的作用。但是,這種刻蝕法不能獲得高的選擇比,刻蝕表面的損傷大,有污染,難以形成更精細的圖形。作為替代技術是能量低,高真空狀態(tài)下也具有高密度的電子回旋共振等離子設備的開發(fā)。對于柵電極材料的多晶硅 (polysilicon 來說,它的刻蝕條件必須具備相對于下層 10nm 左右的柵極 SiO2 膜層有高的選擇比。而 SiO2 的刻蝕條件又必須相對于單晶硅和多晶硅都有高的選擇比。作為布線材料的鋁合金,表面有牢固的三氧化二鋁薄膜,必須先以強濺射條件將其去除后再開始刻蝕,在鋁刻蝕以后,要去除表面殘留在鋁薄膜上的

24、氯化物,以免刻蝕鋁布線。3 同步輻射 (SOR : synchrotron orbital radiationX 線光刻技術SOR 是在電子沿著加速器的圓形儲存環(huán)以光的速度前進時,其前進的軌道因磁場而彎曲,在軌道切線方向上放射出的光,同步加速輻射光源是一個指向性好,強度大的理想的 X 線源。(7 光刻膠的去除經腐蝕完成圖形復制以后,再用剝離液去除光刻膠,完成整個光刻工序?？梢杂脽o機溶液如硫酸或干式臭氧燒除法將光阻去除。5 此處用干法氧化法將氮化硅去除6 離子布植將硼離子 (B+3 透過 SiO2 膜注入襯底,形成 P 型阱1 離子注入法是利用電場加速雜質離子,將其注入硅襯底中的方法。離子注入法

25、的特點是可以精密地控制擴散法難以得到的低濃度雜質分布。 MOS 電路制造中,器件隔離工序中防止寄生溝道用的溝道截斷,調整閥值電壓用的溝道摻雜, CMOS 的阱形成及源漏區(qū)的形成,要采用離子注入法來摻雜。離子注入法通常是將欲摻入半導體中的雜質在離子源中離子化,然后將通過質量分析磁極后選定了離子進行加速,注入基片中。此時,雜質的注入量可通過測量流過基片的電流大小來正確控制。離子由基片的表面到停止,形成了近似的高斯分布。設 Rp 為投影射程, Rp 為其的標準偏差, Q 為注入量,注入的離子分布 C(x其中 Rp , Rp 的大小與雜質的種類,加速電壓的大小有關以及基片的材料。此外,有縱向的標準偏差

26、 Rp ,同樣也有橫向偏差 Re 。離子注入時,通常采用光刻膠和 SiO2 作掩模,掩模厚度以不使雜質穿透為原則。離子束的注入角度通常偏離基片法線 7 oC 左右,以防止發(fā)生溝道效應 ( 即離子不與原子碰撞而直接進入基片深層 。離子注入后,要在 800-1000 oC 的高溫下進行熱處理 ( 即退火處理 ,以使離子注入時產生的結晶損傷得到恢復,同時為了防止硅表面的污染。通常要在注入區(qū)表面形成薄薄的 SiO2 層,雜質離子透過這層 SiO2 進行注入。硅和鍺半導體材料經高度提純后,其原子排列已變成非常整齊的晶體狀態(tài),稱為單晶體也稱本征半導體。在本征半導體硅或鍺中摻入少量五價雜質元素如磷 (P 、

27、銻 (Sb 、砷 (As 等,因為雜質的濃度很小 (10 8 個硅或鍺原子中摻入一個磷原子 ,所以雜質被 晶格中的主原子所包圍。摻入的五價雜質,它的四個價電子與其相鄰的四個主原子的價電子形成共價鍵,第五個價電子不能形成共價鍵而變成自由電子。因為它有盈余的自由電子,所以五價雜質稱為施主雜質,摻雜為 N 型半導體。而摻雜三價雜質,則會因缺少一個價電子而形成一個空位,摻雜為 P 型半導體。7 去除光刻膠,放高溫爐中進行退火處理以消除晶圓中晶格缺陷和內應力,以恢復晶格的完整性。使植入的摻雜原子擴散到替代位置,產生電特性。并使原先的 SiO2 膜厚度增加,達到阻止下一步中 n 型雜質注入 P 型阱中。1

28、 擴散技術向半導體中摻雜的方法有擴散和離子注入法。擴散法是將摻雜氣體導入放有硅片的高溫爐,將雜質擴散到硅片內一種方法。優(yōu)點是批量生產,獲得高濃度摻雜。雜質擴散有兩道工序:預擴散 ( 又稱預淀積 Predeposition 和主擴散 ( drive in 。預擴散工序是在硅表面較淺的區(qū)域中形成雜質的擴散分布,這種擴散分布中,硅表面雜質濃度的大小是由雜質固溶度來決定的。主擴散工序是將預擴散時形成的擴散分布進一步向深層推進的熱處理工序。雜質的擴散濃度取決于與溫度有關的擴散系數 D 的大小和擴散時間的長短。硅集成電路工藝中,往往采用硼作為 P 型雜質,磷作為 N 型雜質。它們固溶度高,均 10 20

29、cm 3 。除此之外,還使用砷和銻等系數小的雜質,這對于不希望產生雜質再分布的場合是有效的。雜質擴散層的基本特性參數是方塊電阻 RF 和結果 Xj 。 RF 可用四探針測量法。 Xj 可用傾斜研磨 (Angle lapping 和染色 (staining 法, ( 如用 HF : H3PO4 = 1 : 6 使 P 層黑化 ,或擴展電阻 ( spreading resistance 法來進行評估。傾斜研磨后,經侵蝕的酸溶液蝕刻,將 guttering 后集積在晶片下半部的析出物凸顯出來,顯現出密度的軌跡,而在靠晶片的表面附近出現 一段空泛區(qū),經過角度換算,約 20um 。8 用熱磷酸去除氮化硅

30、層,摻雜磷 (P+5 離子,形成 N 型阱9 退火處理,然后用 HF 去除 SiO2 層10 干法氧化法生成一層 SiO2 層,然后 LPCVD 沉積一層氮化硅此時 P 阱的表面因 SiO2 層的生長與刻蝕已低于 N 阱的表面水平面。這里的 SiO2 層和氮化硅的作用與前面一樣。接下來的步驟是為了隔離區(qū)和柵極與晶面之間的隔離層。11 利用光刻技術和離子刻蝕技術,保留下柵隔離層上面的氮化硅層12 濕法氧化,生長未有氮化硅保護的 SiO2 層,形成 PN 之間的隔離區(qū)13 熱磷酸去除氮化硅,然后用 HF 溶液去除柵隔離層位置的 SiO2 ,并重新生成品質更好的 SiO2 薄膜 , 作為柵極氧化層。

31、14 LPCVD 沉積多晶硅層,然后涂敷光阻進行光刻,以及等離子蝕刻技術,柵極結構,并氧化生成 SiO2 保護層。15 表面涂敷光阻,去除 P 阱區(qū)的光阻,注入砷 (As 離子,形成 NMOS 的源漏極。用同樣的方法,在 N 阱區(qū),注入 B 離子形成 PMOS 的源漏極。16 利用 PECVD 沉積一層無摻雜氧化層,保護元件,并進行退火處理。17 沉積摻雜硼磷的氧化層含有硼磷雜質的 SiO2 層,有較低的熔點,硼磷氧化層 (BPSG 加熱到 800 oC 時會軟化并有流動特性,可使晶圓表面初級平坦化。18 濺鍍第一層金屬利用光刻技術留出金屬接觸洞,濺鍍 鈦 + 氮化鈦 + 鋁 + 氮化鈦等多層

32、金屬膜。離子刻蝕出布線結構,并用 PECVD 在上面沉積一層 SiO2 介電質。并用 SOG (spin on glass 使表面平坦,加熱去除 SOG 中的溶劑。然后再沉積一層介電質,為沉積第二層金屬作準備。1 薄膜的沉積方法根據其用途的不同而不同,厚度通常小于 1um 。有絕緣膜、半導體薄膜、金屬薄膜等各種各樣的薄膜。薄膜的沉積法主要有利用化學反應的 CVD(chemical vapor deposition 法以及物理現象的 PVD(physical vapor deposition法兩大類。 CVD 法有外延生長法、 HCVD , PECVD 等。 PVD 有濺射法和真空蒸發(fā)法。一般而言, PVD 溫度低,沒有毒氣問題; CVD 溫度高,需達到 1000 oC 以上將氣體解離,來產生化學作用。 PVD 沉積到材料表面的附著力較 CVD 差一些, PVD 適用于在光電產業(yè),而半導體制程中的金屬導電膜大多使用 PVD 來沉積,而其