計算機電路基礎(chǔ)(1)期末復(fù)習

1、計算機電路基礎(chǔ)（1）期末復(fù)習一、考核內(nèi)容及要求第一章：電路分析的基礎(chǔ)知識1 考核內(nèi)容： ·電路的組成及電路分析的基本概念； ·電路中的主要物理量及參考方向； ·電流、電壓及其參考方向； ·電壓源、電流源、受控源及R、L、C的伏安關(guān)系； ·基爾霍夫定律；·電路等效的概念；·戴維南定理及疊加定理；·簡單RC電路的過渡過程2 考核要求：· 了解電路的基本概念和分類；· 掌握電流、電壓、功率的表達式及其物理概念；· 熟悉電阻、電容、電感、電源四種電路基本元件的特性；· 熟悉戴維南定理

2、及疊加定理；· 熟悉電路的等效概念及對直流電阻電路的簡單分析方法。第二章： 半導體基本器件1 考核內(nèi)容： ·半導體二極管的伏安特性及其主要參數(shù)； ·半導體三極管的外特性及其主要參數(shù)； ·MOS管的外特性及其主要參數(shù)；2 考核要求· 了解PN結(jié)的物理結(jié)構(gòu)與特性；· 熟悉半導體二極管的正偏與反偏特性及主要參數(shù)；· 掌握雙極型晶體三極管三個工作區(qū)的特點及參數(shù)；· 了解場效應(yīng)晶體三極管三個工作區(qū)的特點及參數(shù)。第三章：開關(guān)理論基礎(chǔ)1 考核內(nèi)容： ·不同數(shù)制的相互轉(zhuǎn)換； ·邏輯變量和邏輯代數(shù)的三種基本運算；

3、 ·邏輯代數(shù)的基本定律與規(guī)則； ·邏輯函數(shù)的化簡；2 考核要求：· 熟悉二進制數(shù)、十六進制數(shù)、十進制數(shù)的計數(shù)規(guī)律與轉(zhuǎn)換方法，BCD碼的編碼方法；· 熟悉布爾代數(shù)基本定律與基本運算規(guī)則；· 熟悉邏輯函數(shù)的幾種常用表示方法（布爾代數(shù)表達式、真值表、邏輯圖、卡諾圖、波形圖）；· 掌握與、或、非、與非、與或非、異或、邏輯關(guān)系及其對應(yīng)邏輯圖符；· 掌握簡單邏輯函數(shù)的化簡方法。第四章：門電路1 考核內(nèi)容： ·TTL與非門、集電極開路門、三態(tài)門的功能、特點及其應(yīng)用； ·CMOS反相器、傳輸門、三態(tài)門的功能、特點及其應(yīng)用

4、；2. 考核要求：· 了解與非門和三態(tài)門的基本工作原理；· 熟悉常用TTL集成門（例如與非門、三態(tài)門、OC門）的主要特性及使用方法；· 了解CMOS電路系列主要特性參數(shù)。第五章 組合邏輯電路1考核內(nèi)容： ·組合邏輯電路的特點； ·組合邏輯電路的一般分析、設(shè)計方法； ·常見的組合邏輯電路編碼器、譯碼器、多路選擇器、數(shù)值比較器、加法器的功能及級連應(yīng)用。2考核要求：· 掌握組合邏輯電路的特點與分析方法；· 熟悉簡單組合邏輯電路的設(shè)計方法；· 熟悉數(shù)據(jù)選擇器、譯碼器、編碼器、數(shù)據(jù)比較器、加法器等典型中規(guī)模組合邏輯

5、標準器件的邏輯功能與使用方法； · 了解競爭和險象。第六章：時序邏輯電路1考核內(nèi)容： ·時序邏輯電路的特點； ·基本RS觸發(fā)器、鐘控RS觸發(fā)器，D鎖存器，主從型D、JK鎖存器，邊沿觸發(fā)型D、JK觸發(fā)器的功能、特點； ·常見的時序電路寄存器、移位寄存器、計數(shù)器的功能、一般分析方法； ·施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器的功能、特點、應(yīng)用及其主要參數(shù)的計算；2考核要求· 掌握雙穩(wěn)態(tài)觸發(fā)器的邏輯符號、狀態(tài)圖、特性方程及其特點； · 掌握同步時序邏輯電路的特點與分析方法；· 掌握常用標準中規(guī)模寄存器、移位寄存器、計數(shù)器

6、的邏輯功能與使用方法；· 熟悉由555定時器組成的多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器的功能及簡單應(yīng)用；· 了解觸發(fā)器的開關(guān)參數(shù)。第七章：存儲器和可編程邏輯陣列1 考核內(nèi)容： ·RAM的結(jié)構(gòu)、主要參數(shù)和容量擴展；·ROM的類型、結(jié)構(gòu)及主要參數(shù)；·可編程邏輯陣列器件PLD。2 考核要求：· 熟悉RAM、ROM的特點及ROM的陣列示意圖 ；· 了解PAL的邏輯結(jié)構(gòu)。第八章：數(shù)字系統(tǒng)基礎(chǔ) · 了解數(shù)字系統(tǒng)的基本概念。二、本學期作業(yè)第三章 P97。4、5、6。第四章 P122。4、5、6。第五章 P158。1、2、4、6

7、。第六章 P221。1、2、4。三、期末復(fù)習題第三章 開關(guān)理論基礎(chǔ)一、填空題1、在數(shù)字電路中，邏輯變量的值只有_個。2、在邏輯函數(shù)的化簡中，合并最小項的個數(shù)必須是_個。3、某電路有四個開關(guān)A、B、C、D（接通為1、斷開為0），當其中任一三個或三個以上接通時，電路接通，輸出F=1，否則，F(xiàn)=0。若用最小項表準表達式表示F=_，該邏輯函數(shù)最簡與或表達式F=_。4、(257)10=( )2=( )16=( )8421BCD。5、二進制數(shù)A=1011010，B=101111，則AB=( )10。6、邏輯代數(shù)的基本定理（如“交換律”，“吸收律”等），一般可以用_進行校驗。7、卡諾圖中，邏輯相鄰的最小項在

8、_上也相鄰。二、選擇題1、在邏輯函數(shù)的卡諾圖化簡中，若被合并的最小項數(shù)越多（畫的圈越大），則說明化簡后_。A、乘積項個數(shù)越少B、實現(xiàn)該功能的門電路少C、該乘積項含因子少2、的對偶式是_。A、B、C、3、下列一組數(shù)中，_是等值的。(A7)16(10100110)2(166)10(00010110011)8421BCDA、和B、和C、和D、和4、的最小項之和_。A、B、C、5、的反函數(shù)是_。A、B、C、6、在下列一組數(shù)中，最大數(shù)是_。A、(100000001)2B、(258)10C、(103)16D、(001001010111)8421BCD7、已知某電路的真值表。該電路的邏輯表達式是_。A、Y=

9、CB、Y=ABCC、Y=AB+CD、A B CYA B CY0 0 00 0 10 1 00 1 101011 0 01 0 11 1 01 1 101118、邏輯函數(shù)，其反函數(shù)為_。A、 B、 C、9、邏輯函數(shù)中的最小項_。A、任何兩個不同的最小項乘積為1B、任何兩個不同的最小項乘積為0C、任何兩個不同的最小項乘積為1或0三、邏輯函數(shù)的化簡計算將下列邏輯函數(shù)化簡成最簡與或表達式：1、2、3、4、5、6、7、8、9、某電路輸入輸出的關(guān)系如表所示，試寫出邏輯函數(shù)F=（A，B，C）的最簡表達式。A B CYA B CY0 0 00 0 10 1 00 1 100011 0 01 0 11 1 01

10、 1 11010四、簡述題1、邏輯代數(shù)的對偶規(guī)則，并舉例說明。2、什么是邏輯代數(shù)的代入規(guī)則，并舉例說明。3、邏輯函數(shù)中的“反演規(guī)則”與“對偶規(guī)則”有何不同。第四章門電路一、填空題1、CMOS或非門有兩個輸入端A和B，要實現(xiàn)，應(yīng)將輸入端B接_，異或門要實現(xiàn)Y=A，應(yīng)將輸入端B接_。2、寫出圖示電路的輸出函數(shù)表達式。Y1_，Y2_。3、TTL三態(tài)門的輸出有三種狀態(tài)：高電平、低電平和_狀態(tài)。4、一個TTL與非門輸入、輸出電平參數(shù)為：UOLmax=0.5V，UOHmin=2.7V，UIHmin=2.0V，UILmax=0.8V，則噪聲容限為_V。5、一個有兩個輸入端的三態(tài)與非門：除了有兩個邏輯變量輸入

11、端外，必定還有一個_控制端。二、選擇題1、CMOS電路如圖，則F1、F2、F3的邏輯狀態(tài)依次_。A、F1=1、F2=0、F3=0B、F1=0、F2=1、F3=1C、F1=1、F2=0、F3=12、CMOS門電路_。A、靜態(tài)功耗較高，但動態(tài)功耗較低B、由于柵極電流幾乎為0，故在任何時候其功耗幾乎為0C、其功耗與工作頻率成正比3、電路如圖所示，輸出F的表達式為_。 A、F=A+B+CB、F=ABCC、F=（A+B）C 三、簡答題已知一個門電路的電平參數(shù)為：UOLmax、UOHmin、UIHmin、UIlmax；問如何確定UNL、UNH和該門電路的噪聲容限的值。第五章組合邏輯電路一、填空題1、數(shù)據(jù)比

12、較器是指能判別兩個或多個二進制數(shù)_或是否_的電路。2、數(shù)據(jù)比較器是指能按需要從_中選擇一個送到輸出端的電路。3、全加器是實現(xiàn)兩個一位二進制數(shù)和_三個數(shù)相加的電路。4、組合電路沒有_功能，因此，它由_組成。5、一個全加器電路，若輸入端為An、Bn和Cn-1，則其向高位的進位端Cn的邏輯表達式為：Cn=_。二、選擇題1、 組合電路的分析是指_。A、已知邏輯圖，求解邏輯表達式的過程。B、已知真值表，求解邏輯功能的過程。C、已知邏輯圖，求解邏輯功能的過程。2、 在以下各種電路中，屬于組合電路的有_。A、編碼器B、觸發(fā)器C、寄存器D、數(shù)據(jù)選擇器3、編碼和譯碼電路中，_電路的輸出是二進制代碼。A、編碼B、

13、譯碼C、編碼和譯碼4、組合邏輯電路中的競爭冒險_。A、一般通過增加邏輯函數(shù)中的冗余項來消除B、“非臨界競爭”會造成錯誤邏輯輸出結(jié)果C、靜態(tài)險象會影響輸出的穩(wěn)態(tài)值三、簡答題1、簡述組合邏輯電路分析與設(shè)計的步驟。2、簡述組合電路和時序電路的特點。四、分析、設(shè)計、計算1、試用雙四選一數(shù)據(jù)選擇器CC14529實現(xiàn)八選一數(shù)據(jù)選擇器功能（地址信號A2A1A0，數(shù)據(jù)輸入端信號D7D0）。CC14529功能表達式如下，外部引線排列如圖。3、 試用兩片7485型四位比較器構(gòu)成一個八位數(shù)的串行比較器，畫出有關(guān)的連線圖。第六章 時序邏輯電路一、填空題1、由雙與非門構(gòu)成的基本RS觸發(fā)器，其特征方程為Qn+1=_，其約

14、束方程為_。2、描述時序電路的功能至少需要三個方程，它們是驅(qū)動方程、輸_方程和_態(tài)方程。3、下圖用D觸發(fā)器構(gòu)成的移位寄存器電路，試問當時，寄存器的輸出Q0Q1Q2Q3= _；若U1=1，當?shù)诙€CP脈沖到來時，寄存器的輸出Q0Q1Q2Q3= _。4、同步RS觸發(fā)器的特性方程為Qn+1=_，其約束方程是_。5、若要構(gòu)成七進制計數(shù)器，最少用_個觸發(fā)器，它有_個無效狀態(tài)。6、單穩(wěn)態(tài)觸發(fā)器是一種脈沖_電路，用555定時器組成的單穩(wěn)態(tài)觸發(fā)器其脈沖寬度tw=_。7、維持-阻塞型觸發(fā)器，是一種靠時鐘_觸發(fā)的觸發(fā)器。8、時序邏輯電路的輸出不僅取決于電路_輸入信號的狀態(tài)，而且還與電路_的狀態(tài)有關(guān)。9、當TTL型

15、觸發(fā)器的異步復(fù)位端，異步置位端時，觸發(fā)器輸出Qn+1=_。二、選擇題1、JK觸發(fā)器的特性方程是_（觸發(fā)器輸入用J=A，K=B表示）。A、B、C、2、圖示觸發(fā)器電路中，能實現(xiàn)Qn+1=Qn功能的有圖_。3、施密特觸發(fā)器常用于對脈沖波形的_。A、延時和定時B、計數(shù)與寄存C、整形與變換4、四個觸發(fā)器組成的環(huán)形計數(shù)器最多有_個有效狀態(tài)。A、4B、6C、8D、165、由2個與非門構(gòu)成的基本RS觸發(fā)器，其約束條件是_。A、 不允許從變化為B、 不允許從變化為C、 不允許從變化為6、在同步時序電路的分析中，得到一個關(guān)系式（X為輸入邏輯變量），則上式為_。A、驅(qū)動方程B、狀態(tài)方程C、特性方程7、由555電路組成的多諧振蕩器，其2腳（觸發(fā)端）和6腳（閾值端）是_。A、連接在一起B(yǎng)、不連接在一起C、連接或不連接由電路要求而定三、簡答題1、 簡述同步時序電路的一般分析方法。2、 說明四種不同結(jié)構(gòu)的觸發(fā)器（基本RS觸發(fā)器、門控觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器）各自狀態(tài)轉(zhuǎn)換的動作特點。3、 試說明多諧振蕩器的工作特點，并說明該電路的主要用途。4、 主從結(jié)構(gòu)觸發(fā)器“狀態(tài)轉(zhuǎn)換動作特點”是什么？四、分析、設(shè)計、計算題1、觸發(fā)器電路如圖所示，試根據(jù)給定輸入波形對應(yīng)畫出輸出Q的波形。設(shè)觸發(fā)器的初始狀態(tài)為0。2、分析電路：（1）寫出QA、QB的狀態(tài)方程。（2）畫出狀態(tài)轉(zhuǎn)換圖。3、分析圖示電路