FPGA_CPLD的發(fā)展與展望

1、陜西理工學(xué)院結(jié)課論文EDA技術(shù)結(jié)課論文FPGA技術(shù)及發(fā)展方向姓名：_郭陽_指導(dǎo)教師：_盧超_學(xué)號：_1110064081_所在學(xué)院：_物理與電信工程學(xué)院所在專業(yè)：_電子信息科學(xué)與技術(shù)論文完成時(shí)間：_2014-6-20_目錄摘要.3一、 CPLD/FPGA簡介3二、FPGA不斷擴(kuò)大的應(yīng)用領(lǐng)域3三、FPGA的發(fā)展現(xiàn)狀41、FPGA的硬件朝向大容量、低電壓、低功耗發(fā)展42、系統(tǒng)級高密度FPGA43、第三方設(shè)計(jì)使FPGA更加方便53.1、Altium：System-On-FPGA方案53.2、Cadence：致力于驗(yàn)證53.3、Mentor：具備FPGA全流程方案54、FPGA和ASIC出現(xiàn)相互融合6

2、5、動(dòng)態(tài)可重構(gòu)FPGA6結(jié)論6參考文獻(xiàn)6摘要：CPLD/FPGA的出現(xiàn)為EDA的快速發(fā)展做出了巨大的貢獻(xiàn)。與傳統(tǒng)單片機(jī)相比，CPLD/FPGA在高頻電子設(shè)計(jì)上有突出的優(yōu)勢。CPLD/FPGA在很短的時(shí)間內(nèi)得到了空前的發(fā)展，同時(shí)在電子市場上也得到了廣泛的應(yīng)用。通過對CPLD/FPGA當(dāng)前現(xiàn)狀的分析，可以為其未來的發(fā)展奠定基本方向。本篇文章得出CPLD/FPGA器件會向著大容量、低電壓、低功耗的方向發(fā)展。于此同時(shí)IP庫也在各大廠商的推動(dòng)下將得到進(jìn)一步的發(fā)展。另一方面，隨著技術(shù)的發(fā)展，芯片的規(guī)模將越來越大，有取代ASIC的可能性。而最新的“動(dòng)態(tài)可重構(gòu)技術(shù)”也為系統(tǒng)設(shè)計(jì)方法的轉(zhuǎn)變提供了條件。關(guān)鍵字：C

3、PLD/FPGA 技術(shù)現(xiàn)狀 發(fā)展方向Abstract: The emergence of the CPLD/FPGA made great contribution to the rapid development of EDA. Compared with the traditional MCU, CPLD/FPGA has prominent advantages in high frequency electronic design. CPLD/FPGA in a very short period of time got unprecedented development, at th

4、e same time also has been widely used in the electronic market. Through the analysis of the current status of CPLD/FPGA, to lay the basic direction of future development. This article concludes that CPLD/FPGA device will toward the direction of large capacity, low voltage, low power consumption. At

5、the same time the IP library under the impetus of the major manufacturers will also get further development. , on the other hand, with the development of technology, the size of the chip will be bigger and bigger, have replaced the possibility of an ASIC. The latest dynamic reconfigurable technique

6、also provides conditions for the transition of the system design method.Key words: CPLD/FPGA technical state development direction一、 CPLD/FPGA簡介 CPLD主要是由可編程邏輯宏單元（LMC，Logic Macro Cell）圍繞中心的可編程互連矩陣單元組成，其中LMC邏輯結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的I/O單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)構(gòu)，完成一定的功能。由于 CPLD內(nèi)部采用固定長度的金屬線進(jìn)行各邏輯塊的互連，所以設(shè)計(jì)的邏輯電路具有時(shí)間可預(yù)測

7、性，避免了分段式互連結(jié)構(gòu)時(shí)序不完全預(yù)測的缺點(diǎn)。較常用的有Altera公司的CPLD。 FPGA通常包含三類可編程資源：可編程邏輯功能塊、可編程I/O塊和可編程互連?？删幊踢壿嫻δ軌K是實(shí)現(xiàn)用戶功能的基本單元，它們通常排列成一個(gè)陣列，散布于整個(gè)芯片；可編程I/O塊完成芯片上邏輯與外部封裝腳的接口，常圍繞著陣列排列于芯片四周；可編程內(nèi)部互連包括各種長度的連線線段和一些可編程連接開關(guān)，它們將各個(gè)可編程邏輯塊或I/O塊連接起來，F(xiàn)PGA在可編程邏輯塊的規(guī)模，內(nèi)部互連線的結(jié)構(gòu)和采用的可編程元件上存在較大的差異。FPGA一 般用于邏輯仿真。電路設(shè)計(jì)工程師設(shè)計(jì)一個(gè)電路首先要確定線路，然后進(jìn)行軟件模擬及優(yōu)化，以

8、確認(rèn)所設(shè)計(jì)電路的功能及性能。 隨著電路規(guī)模的不斷增大，電路頻率的不斷提高，將給電路引入許多分布參數(shù)的影響，而這些影響用軟件方法較難進(jìn)行仿真，所以有必要進(jìn)行硬件仿真。FPGA就可以進(jìn)行硬件仿真以做成模型機(jī)。將軟件模擬后的路徑下載到FPGA，就可容易的到一個(gè)模型機(jī)。從改模型機(jī)，設(shè)計(jì)者就可以很直觀的測試其邏輯功能以及性能指標(biāo)。二、FPGA不斷擴(kuò)大的應(yīng)用領(lǐng)域據(jù)Gartner Dataquest在去年美國DAC(設(shè)計(jì)自動(dòng)化年會)期間公布的數(shù)據(jù)，每年采用ASIC開始進(jìn)行設(shè)計(jì)的數(shù)量在逐年下降，取而代之的是ASSP（特殊應(yīng)用標(biāo)準(zhǔn)產(chǎn)品），由于深亞微米（DSM）制程以后，ASIC的開發(fā)成本不斷上升，因此標(biāo)準(zhǔn)產(chǎn)品中

9、的FPGA是理想的選擇之一。FPGA的應(yīng)用領(lǐng)域不斷擴(kuò)大，未來，消費(fèi)電子（例如HDTV、無線路由器）和汽車電子是所有應(yīng)用中成長最快的。汽車行業(yè)一直在密切關(guān)注可編程邏輯器件（PLD），發(fā)掘PLD怎樣幫助系統(tǒng)供應(yīng)商和汽車制造商（原始設(shè)備生產(chǎn)商）獲得成功。PLD憑借其較低的成本結(jié)構(gòu)和較高的系統(tǒng)性能，進(jìn)入了主流汽車市場。與ASSP解決方案不同，PLD所具有的靈活性在汽車行業(yè)中受到普遍歡迎。汽車圖形處理汽車聯(lián)網(wǎng)輔助駕駛音頻處理 汽車行業(yè)一直在密切關(guān)注可編程邏輯器件（PLD），發(fā)掘PLD怎樣幫助系統(tǒng)供應(yīng)商和汽車制造商（原始設(shè)備生產(chǎn)商）獲得成功。PLD已經(jīng)在信息娛樂和通信市場上得到了廣泛應(yīng)用，新興的汽車輔助駕

10、駛設(shè)計(jì)也采用了PLD。在這一領(lǐng)域中，某些應(yīng)用發(fā)展非常迅速，包括道路偏離報(bào)警、夜視和胎壓監(jiān)控系統(tǒng)等。PLD具有較低的芯片成本結(jié)構(gòu)、豐富的知識產(chǎn)權(quán)（IP）內(nèi)核、參考設(shè)計(jì)以及較長的產(chǎn)品在市時(shí)間，是汽車電子市場發(fā)展的理想選擇。廣播、產(chǎn)品介紹、交付中心、DTV調(diào)制器、3G、SDI、DTV視頻編碼器、音頻視頻開發(fā)套件HD質(zhì)量解決方案電視廣播正在由模擬向數(shù)字轉(zhuǎn)換，為廣播設(shè)備生產(chǎn)商、電視廣播公司和寬帶服務(wù)提供商帶來了新的商業(yè)機(jī)遇。而且，互聯(lián)網(wǎng)協(xié)議電視(IPTV)和移動(dòng)電視等新的節(jié)目內(nèi)容傳送方式也在不斷發(fā)展中，并迅速開始實(shí)施。數(shù)字高清晰(HD)節(jié)目內(nèi)容的普及使得HD電視機(jī)消費(fèi)用戶的數(shù)量創(chuàng)下了新記錄。計(jì)算機(jī)存儲發(fā)

11、展迅速。在傳統(tǒng)的IT應(yīng)用中，服務(wù)器和存儲器直接互聯(lián)，而現(xiàn)在已經(jīng)進(jìn)展為聯(lián)網(wǎng)存儲體系結(jié)構(gòu)，即存儲區(qū)域網(wǎng)(SAN)。SAN很容易實(shí)現(xiàn)存儲擴(kuò)展，以前受內(nèi)部存儲能力限制的服務(wù)器可以在現(xiàn)有條件以外擴(kuò)容。除了容易擴(kuò)展存儲之外，服務(wù)器也發(fā)展到能夠迅速高效地實(shí)現(xiàn)數(shù)據(jù)處理。三、FPGA的發(fā)展現(xiàn)狀1、FPGA的硬件朝向大容量、低電壓、低功耗發(fā)展FPGA已由當(dāng)初的1200門發(fā)展成為今天的百萬門級。通過不斷更新優(yōu)化產(chǎn)品架構(gòu)和生產(chǎn)工藝,實(shí)現(xiàn)了更多的邏輯單元、更高的性能、更低的單位成本和功耗。通過電子行業(yè)的4項(xiàng)重要競爭準(zhǔn)則：上市時(shí)間、成本、功能以及性能,可以分析出通過FPGA來開發(fā)產(chǎn)品的周期只是36個(gè)月，是ASIC的幾分之

12、一，成本從目前公布的市場價(jià)格來看FPGA需要的成本僅僅是ASIC的幾分之一、十幾分之一、甚至幾十分之一。FPGA可編程,靈活性高,已不在局限于原型設(shè)計(jì),除了已知的結(jié)構(gòu)化ASIC之外,還有ESP方案。該方案在標(biāo)準(zhǔn)FPGA的基礎(chǔ)上把常用的標(biāo)準(zhǔn)IP核嵌入到芯片里,大大縮短了客戶的開發(fā)時(shí)間,降低了驗(yàn)證成本。高集成度和靈活度從消費(fèi)電子的發(fā)展來看,這個(gè)市場較之以前已經(jīng)有了很大的不同?？蛻粢螽a(chǎn)品的更新?lián)Q代的周期越來越短,并要求不斷的集成更多的、層出不窮的、新的技術(shù)和應(yīng)用,而且又要求嚴(yán)格控制成本。因此,FPGA在靈活性上就具備了天然的優(yōu)勢。而且,即便是廠商在用ASIC手段實(shí)現(xiàn)產(chǎn)品的時(shí)候,如果考慮到以后的升級

13、問題,則軟件的兼容程度也是個(gè)不容忽略的問題。而如果采用FPGA就完全不需要考慮這方面的問題。用ASIC實(shí)現(xiàn)的專用芯片在性能上確實(shí)具備很強(qiáng)的優(yōu)勢,比如高性能、低功耗等。但與此同時(shí), FPGA產(chǎn)品在這方面近幾年也取得了顯著的改進(jìn)?，F(xiàn)在FPGA的性能已經(jīng)能夠滿足大多數(shù)應(yīng)用的需要,而密度水平也達(dá)到了邏輯設(shè)計(jì)的80%。在某些領(lǐng)域已經(jīng)完全可以替代ASIC。通過上述4個(gè)方面的比較,可以看出在上市時(shí)間、成本、高集成度和靈活度方面是FPGA明顯占優(yōu)。根據(jù)業(yè)界通用的標(biāo)準(zhǔn)判斷,最適合使用ASIC的情況是：門和儲存位的數(shù)量超過兩百萬門;千兆位連接數(shù)量較多;在最低功耗下,主時(shí)鐘頻率高于300MHz;對成本很敏感的應(yīng)用。

14、但需要指出的是在不遠(yuǎn)的將來FPGA也會實(shí)現(xiàn)同樣的性能。因此,從整體來看FPGA更適合目前的電子生態(tài)環(huán)境。除了廣泛的產(chǎn)品系列外,其完整的橋接解決方案是對業(yè)界的又一大支持。通過這些橋接解決方案,處理器廠商可以將他們的處理器應(yīng)用到更多的領(lǐng)域并集成更多的功能;功能模塊廠商可以主動(dòng)的選擇更為合適的處理器來進(jìn)行搭配;系統(tǒng)廠商則具備了充分的選擇來實(shí)現(xiàn)自己產(chǎn)品的差異化和低成本。同時(shí),業(yè)界還可以獲得超低功耗的技術(shù)指標(biāo)。2、系統(tǒng)級高密度FPGA隨著微電了技術(shù)的飛速發(fā)展，系統(tǒng)芯片SOC已經(jīng)從一個(gè)概念變成了現(xiàn)實(shí)，Ahera和Xilinx公司為代表的PLD生產(chǎn)商不斷推出新一代的CPLDFPGA，其集成度早已突破百萬門。

15、使在片上集成一個(gè)系統(tǒng)成為可能；而電了設(shè)計(jì)自動(dòng)化技術(shù)作為支撐電了設(shè)計(jì)的通用平臺，也逐步向支持系統(tǒng)級的設(shè)計(jì)發(fā)展。伴隨著生產(chǎn)規(guī)模的提高,產(chǎn)品應(yīng)用成本的下降，F(xiàn)PGA的應(yīng)用已經(jīng)不是過去的僅僅適用于系統(tǒng)接口部件的現(xiàn)場集成，而是將它靈活地應(yīng)用于系統(tǒng)級(包括其核心功能芯片)設(shè)計(jì)之中。在這樣的背景下，國際主要FPGA廠家在系統(tǒng)級高密度FPGA 的技術(shù)發(fā)展上，主要強(qiáng)調(diào)了兩個(gè)方面：FPGA的IP硬核和IP軟核。當(dāng)前具有IP內(nèi)核的系統(tǒng)級FPGA的開發(fā)主要體現(xiàn)在兩個(gè)方面：一方面是FPGA廠商將IP硬核(指完成版圖設(shè)計(jì)的功能單元模塊)嵌入到FPGA器件中，另一方面是大力擴(kuò)充優(yōu)化的IP軟核(指利用HDL語言設(shè)計(jì)并經(jīng)過綜合

16、驗(yàn)證的功能單元模塊)。為了更好的滿足設(shè)計(jì)人員的需要，擴(kuò)大市場，各大現(xiàn)場可編程邏輯器件的廠商都在不斷的擴(kuò)充其知識產(chǎn)權(quán)（IP）核心庫。這些核心庫都是預(yù)定義的、經(jīng)過測試和驗(yàn)證的、優(yōu)化的、可保證正確的功能。設(shè)計(jì)人員可以利用這些現(xiàn)成的IP庫資源，高效準(zhǔn)確的完成復(fù)雜片上的系統(tǒng)設(shè)計(jì)。典型的IP核心庫有Xilinx公司提供的 LogiCORE和AllianceCORE。3、第三方設(shè)計(jì)使FPGA更加方便3.1、Altium：System-On-FPGA方案澳大利亞的Altium 公司Nexar 2004產(chǎn)品是一個(gè)全面的、獨(dú)立于FPGA供應(yīng)商的電子設(shè)計(jì)解決方案。它將原理圖輸入、硬件語言、預(yù)綜合的IP元件、基于C和

17、匯編的嵌入式軟件開發(fā)工具、可重新配置的的硬件平臺無縫地集成在同一環(huán)境中，利用板級設(shè)計(jì)方法在FPGA上實(shí)現(xiàn)完整的基于處理器的數(shù)字系統(tǒng)。系統(tǒng)采用的基于交互式設(shè)計(jì)、調(diào)試的LiveDesign開發(fā)模式，使工程師擺脫了對HDL和系統(tǒng)級仿真的依賴，開發(fā)過程更加快捷、簡單。同時(shí)，系統(tǒng)提供豐富的拿來即用、預(yù)綜合的IP CORE（含處理器內(nèi)核），使基于原理圖的FPGA設(shè)計(jì)變得非常高效并具有良好的可移植性。此外，可重新配置的硬件平臺NanoBoard是業(yè)界第一塊基于FPGA的、支持LiveDesign開發(fā)模式的開發(fā)板，它能夠無風(fēng)險(xiǎn)地進(jìn)行芯片級系統(tǒng)集成、軟硬件并行設(shè)計(jì)和調(diào)試。Altium 公司的FPGA設(shè)計(jì)工具的特

18、點(diǎn)：全集成的FPGA（嵌入式/非嵌入式系統(tǒng)）環(huán)境。從輸入到上板調(diào)試的全過程集成在同一環(huán)境中；成熟即用的MCU CORE及其編譯、調(diào)試環(huán)境也無縫地被集成進(jìn)來。通用的開發(fā)平臺。適用于各主流FPGA廠家各系列芯片，軟件可移值性好，是通用的FPGA開發(fā)平臺。板級的設(shè)計(jì)方法。基于原理圖的板級設(shè)計(jì)方法具有良好的直觀性，但也保留了硬件語言的簡便性。免費(fèi)、豐富的通用CORE、8位-32位的MCU CORE及常用外設(shè)CORE使設(shè)計(jì)更加簡捷；通用調(diào)試板。可解決復(fù)雜FPGA系統(tǒng)的仿真速度問題，實(shí)時(shí)驗(yàn)證的通用調(diào)試板無需制作專用測試板，省時(shí)省力省錢；LiveDesign的設(shè)計(jì)理念。通用調(diào)試板和虛擬儀器構(gòu)成個(gè)人電子實(shí)驗(yàn)室

19、，設(shè)計(jì)+實(shí)時(shí)驗(yàn)證的方式大大提高了效率和可靠性。對于嵌入式系統(tǒng)，真正的軟、硬件的協(xié)同設(shè)計(jì)、調(diào)試更是工程師夢寐以求的目標(biāo)。與Protel 2004的完美結(jié)合。無縫地與Protel 2004（低價(jià)位的板級設(shè)計(jì)工具，也是Altium公司的產(chǎn)品。）集成后，具有PCB板全局布線效率和效果。Altium 公司上海代表處的曲剛總經(jīng)理表示：“作為新一代的低成本、高效能的復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)平臺，Nexar 2004將把FPGA可重復(fù)編程的優(yōu)點(diǎn)拓展到更廣泛的產(chǎn)品應(yīng)用中。”3.2、Cadence：致力于驗(yàn)證Cadence 公司FPGA全芯片驗(yàn)證可在芯片組裝上板前發(fā)現(xiàn)各種錯(cuò)誤，從而縮短開發(fā)時(shí)間。當(dāng)前，由于先進(jìn)的FPGA芯

20、片具有高度的復(fù)雜性，使得用儀表探針在電路板上對芯片進(jìn)行調(diào)試的傳統(tǒng)做法變得日益困難 。Incisive一體化仿真器（Incisive Unified Simulator）借助功能強(qiáng)大的斷言和SimVision工具，可使設(shè)計(jì)人員在仿真器中發(fā)現(xiàn)潛在的時(shí)序錯(cuò)誤和功能性錯(cuò)誤。同時(shí)，Cadence公司與PFGA芯片廠商緊密合作，確保了Incisive一體化仿真器與FPGA設(shè)計(jì)套件間高度的集成性。這種合作關(guān)系縮短了FPGA的設(shè)計(jì)周期。Cadence北方及西南地區(qū)技術(shù)經(jīng)理賴志廣先生總結(jié)了其優(yōu)點(diǎn)：提供終極的基于模擬的速度和效率；通過內(nèi)生事務(wù)級的模擬，RTL性能提高100倍；事務(wù)級支持，縮短50%的測試平臺開發(fā)時(shí)

21、間，一體化的測試生成以及驗(yàn)證組件重用；縮短驗(yàn)證時(shí)間，更快找到bugs，使用靜態(tài)和動(dòng)態(tài)斷言檢查的詳盡模擬；縮短25%的調(diào)試時(shí)間，通過一體化的事務(wù)/信號檢視，HDL分析功能以及一體化的全語言調(diào)試環(huán)境；使用可選的按需加速，RTL性能提升100倍。3.3、Mentor：具備FPGA全流程方案Mentor Graphic公司能夠提供FPGA全流程完整解決方案。完善的設(shè)計(jì)技術(shù)包括：功能強(qiáng)，并支持各種描述方式的設(shè)計(jì)輸入和設(shè)計(jì)管理工具HDL Designer Series；支持業(yè)界全部標(biāo)準(zhǔn)，具備良好調(diào)試性能，并且為行業(yè)所廣泛認(rèn)同的仿真調(diào)試工具M(jìn)odelSim；還包括全系列的邏輯綜合技術(shù)：RTL邏輯綜合工具Pr

22、ecision RTL，物理綜合工具Precision Physical，算法級高級語言C/C+綜合工具Catapult C。AcconSys（Mentor的代理商）技術(shù)經(jīng)理肖躍龍先生不無夸贊地說：上述工具和技術(shù)構(gòu)成FPGA/FPSoC設(shè)計(jì)黃金組合Mentor的FPGA Advantage工具包，其中的每一個(gè)點(diǎn)工具在業(yè)界都有可觀的市場占有率，例如2004年HDL Designer Series的市場占有率達(dá)57，ModelSim在整個(gè)VHDL和Mixed-HDL仿真器市場占有率接近60，在FPGA設(shè)計(jì)領(lǐng)域則有更好的表現(xiàn)市場份額高達(dá)80，綜合工具 Precision的市場占有率接近40。與此同時(shí)，F(xiàn)PGA Advantage通過Mentor獨(dú)創(chuàng)的一體化設(shè)計(jì)環(huán)境I/O Designer，實(shí)現(xiàn)與其高性能PCB設(shè)計(jì)環(huán)境Expedition PCB的整合，實(shí)現(xiàn)FPGA和PCB設(shè)計(jì)環(huán)境之間的雙向動(dòng)態(tài)交互，確保FPGA與PCB之間設(shè)計(jì)的一致以及最佳的系統(tǒng)性能。4、FPGA和ASIC出現(xiàn)相互融合雖然標(biāo)準(zhǔn)邏輯ASIC 芯片尺寸小、功能強(qiáng)、功耗低，但其設(shè)計(jì)復(fù)雜，并且有 批量要求。FPGA價(jià)格較低廉，能在現(xiàn)場進(jìn)行編程，但它們體積大、能力有限， 而且功耗比ASIC大。正因如此，F(xiàn)PGA和ASIC正在互相融合