第十章工藝集成

1、1集成電路制造技術(shù)集成電路制造技術(shù)第十章第十章 工藝集成工藝集成西安電子科技大學(xué)西安電子科技大學(xué)微電子學(xué)院微電子學(xué)院戴顯英戴顯英2012013 3年年9 9月月Dai Xianying2COMSCOMS集成電路：集成電路：典型的雙阱典型的雙阱CMOSCMOS工藝制造的一部分工藝制造的一部分雙極集成電路：雙極集成電路：標(biāo)準(zhǔn)埋層雙極標(biāo)準(zhǔn)埋層雙極集成電路工藝制造的一部分集成電路工藝制造的一部分集成工藝：集成工藝：外延、氧化、擴(kuò)散、離子注入、氣相淀積、光外延、氧化、擴(kuò)散、離子注入、氣相淀積、光刻腐蝕以及金屬化等工藝刻腐蝕以及金屬化等工藝CMOSCMOS與雙極集成電路與雙極集成電路Dai Xianyin

2、g310、 工藝集成工藝集成 運(yùn)用各類工藝技術(shù)形成電路結(jié)構(gòu)的制造運(yùn)用各類工藝技術(shù)形成電路結(jié)構(gòu)的制造過程，稱為過程，稱為集成電路的集成電路的工藝集成工藝集成。 集成電路的生產(chǎn)過程集成電路的生產(chǎn)過程實(shí)際上是順次運(yùn)用實(shí)際上是順次運(yùn)用不同的工藝技術(shù)，最終在硅片上實(shí)現(xiàn)所不同的工藝技術(shù)，最終在硅片上實(shí)現(xiàn)所設(shè)計(jì)的圖形和電學(xué)結(jié)構(gòu)的過程。設(shè)計(jì)的圖形和電學(xué)結(jié)構(gòu)的過程。Dai Xianying410.1 集成電路中的隔離集成電路中的隔離 10.1.1 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離 1 1自隔離自隔離 由于由于MOSFETMOSFET源、漏與襯底的導(dǎo)電類型不同，所以本身就是源、漏與襯底的

3、導(dǎo)電類型不同，所以本身就是被被PNPN結(jié)所隔離，即自隔離（結(jié)所隔離，即自隔離（self-isolatedself-isolated）。）。Dai Xianying52 2寄生晶體管寄生晶體管 MOS MOS集成電路中的隔離主要是防止形成寄生的導(dǎo)電溝道，集成電路中的隔離主要是防止形成寄生的導(dǎo)電溝道，即防止場區(qū)的寄生場效應(yīng)晶體管開啟。即防止場區(qū)的寄生場效應(yīng)晶體管開啟。 10.1.1 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離Dai Xianying63 3防止寄生場效應(yīng)晶體管開啟的方法防止寄生場效應(yīng)晶體管開啟的方法 提高寄生場效應(yīng)晶體管的閾值電壓，使其閾值電壓高提高寄生場效應(yīng)晶體管

4、的閾值電壓，使其閾值電壓高于集成電路的工作電壓。于集成電路的工作電壓。 通常場區(qū)的閾值電壓需要比集成電路的電源電壓高通常場區(qū)的閾值電壓需要比集成電路的電源電壓高3-4V3-4V，以使相互隔離的兩個(gè)以使相互隔離的兩個(gè)MOSFETMOSFET的泄漏電流小于的泄漏電流小于1pA1pA。 10.1.1 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離Dai Xianying74 4提高場效應(yīng)晶體管的閾值電壓的方法提高場效應(yīng)晶體管的閾值電壓的方法 1 1）、增加場區(qū)）、增加場區(qū)SiOSiO2 2的厚度；的厚度； （但是過厚的氧化層將產(chǎn)生過高的臺階，從而引起臺階（但是過厚的氧化層將產(chǎn)生過高的臺階

5、，從而引起臺階覆蓋的問題）覆蓋的問題） 2 2）、增大氧化層下溝道的摻雜濃度，即形成溝道阻擋層。）、增大氧化層下溝道的摻雜濃度，即形成溝道阻擋層。 10.1.1 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離Dai Xianying85 5局部氧化工藝（局部氧化工藝（LOCOSLOCOS）工藝步驟：工藝步驟：1 1）SiNSiN淀積與光刻淀積與光刻;2;2）局部）局部熱氧化熱氧化(LOCOS(LOCOS）;3;3）去除）去除SiNSiN 優(yōu)點(diǎn)：優(yōu)點(diǎn)：1.1.可以減小表面的臺階可以減小表面的臺階高度；高度； 2. 2.一次光刻完成的。一次光刻完成的。 10.1.1 MOS10.1.1

6、 MOS集成電路中的隔離集成電路中的隔離Dai Xianying9缺點(diǎn)：缺點(diǎn)：1 1、鳥嘴侵蝕有源區(qū)；、鳥嘴侵蝕有源區(qū)； 2 2、不利于后序工藝中的平坦化；、不利于后序工藝中的平坦化；3 3、雜質(zhì)重新分布。、雜質(zhì)重新分布。 10.1.1 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離5 5局部氧化工藝（局部氧化工藝（LOCOSLOCOS）Dai Xianying101 1）、多晶硅襯墊（緩沖）、多晶硅襯墊（緩沖）LOCOS LOCOS （PBLPBL） 在掩蔽氧化層的在掩蔽氧化層的SiNSiN和襯底和襯底SiO2SiO2之間加入一層薄多晶，這之間加入一層薄多晶，這樣減小了場氧生長時(shí)

7、樣減小了場氧生長時(shí)SiNSiN薄膜的應(yīng)力，也減小了鳥嘴。薄膜的應(yīng)力，也減小了鳥嘴。6 6對對LOCOSLOCOS隔離工藝的改進(jìn)隔離工藝的改進(jìn)鳥嘴更小的代價(jià)是鳥嘴更小的代價(jià)是：（：（1 1）工藝的復(fù)雜性增加；（工藝的復(fù)雜性增加；（2 2）腐蝕的難度增大腐蝕的難度增大 10.1.1 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離Dai Xianying11在在SiNSiN層的頂部和側(cè)部嵌入多晶或非晶薄膜，然后再生長場氧，層的頂部和側(cè)部嵌入多晶或非晶薄膜，然后再生長場氧，同樣能減小鳥嘴。此工藝可以延伸到同樣能減小鳥嘴。此工藝可以延伸到0.18m0.18m，但是由于場氧減，但是由于場氧減薄

8、的效應(yīng)，無法繼續(xù)向更深亞微米工藝延伸。薄的效應(yīng)，無法繼續(xù)向更深亞微米工藝延伸。2 2）、多晶硅鑲嵌（封蓋）、多晶硅鑲嵌（封蓋）LOCOSLOCOS（PELOX PELOX ） 10.1.1 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離Dai Xianying127 7、淺槽隔離（、淺槽隔離（STISTI，Shallow Trench IsolationShallow Trench Isolation） n0.250.25mm以下工藝的標(biāo)準(zhǔn)器件隔離技術(shù)以下工藝的標(biāo)準(zhǔn)器件隔離技術(shù)n優(yōu)點(diǎn)：無鳥嘴、面積小、全平坦化優(yōu)點(diǎn)：無鳥嘴、面積小、全平坦化n缺點(diǎn)：工藝復(fù)雜缺點(diǎn)：工藝復(fù)雜 10.1.1

9、 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離Dai Xianying131 1、pnpn結(jié)隔離結(jié)隔離 10.1.2 10.1.2 雙極集成電路中的隔離雙極集成電路中的隔離n標(biāo)準(zhǔn)埋層收集極雙極標(biāo)準(zhǔn)埋層收集極雙極ICIC工藝的隔離方法工藝的隔離方法 n優(yōu)點(diǎn)：工藝簡單優(yōu)點(diǎn)：工藝簡單n缺點(diǎn)：隔離區(qū)較寬，使缺點(diǎn)：隔離區(qū)較寬，使ICIC的有效面積減少；隔離擴(kuò)散引的有效面積減少；隔離擴(kuò)散引入了較大的收集區(qū)入了較大的收集區(qū)- -襯底和收集區(qū)襯底和收集區(qū)- -基區(qū)電容，不利于集基區(qū)電容，不利于集成電路速度的提高。成電路速度的提高。Dai Xianying142 2、深槽隔離技術(shù)（、深槽隔離技術(shù)（

10、DTI)DTI)10.1.2 10.1.2 雙極集成電路中的隔離雙極集成電路中的隔離n先進(jìn)的隔離技術(shù)先進(jìn)的隔離技術(shù)n工藝：與工藝：與STISTI相同，在器件間刻出深度大于相同，在器件間刻出深度大于3 3m m的溝槽，的溝槽，采用二氧化硅或多晶硅回填，采用二氧化硅或多晶硅回填，CMPCMP使之平坦化。使之平坦化。n優(yōu)點(diǎn)：大大減少了器件面積和發(fā)射極優(yōu)點(diǎn)：大大減少了器件面積和發(fā)射極- -襯底間的寄生電容，襯底間的寄生電容，可顯著提高集成度和速度；可增大收集極之間的擊穿電可顯著提高集成度和速度；可增大收集極之間的擊穿電壓壓n缺點(diǎn)：工藝復(fù)雜、成本較高。缺點(diǎn)：工藝復(fù)雜、成本較高。Dai Xianying1

11、510.2 CMOS10.2 CMOS集成電路的工藝集成集成電路的工藝集成1 1）阱（）阱（wellwell） ：硅襯底上形成硅襯底上形成的、摻雜類型與硅襯底相反的的、摻雜類型與硅襯底相反的區(qū)域區(qū)域 。2 2）阱工藝：）阱工藝：n n阱、阱、p p阱和雙阱阱和雙阱（twin-welltwin-well）Dai Xianying1610.2 CMOS10.2 CMOS集成電路的工藝集成集成電路的工藝集成2 2）阱工藝）阱工藝p p阱工藝：阱工藝：n n- -襯底，局部襯底，局部p p+ +摻雜；摻雜；早期的早期的CMOSCMOS集成工藝集成工藝。 優(yōu)點(diǎn)：可實(shí)現(xiàn)優(yōu)點(diǎn)：可實(shí)現(xiàn)CMOSCMOS的性能匹

12、配；適于制備靜態(tài)邏輯電路。的性能匹配；適于制備靜態(tài)邏輯電路。 n n阱工藝：阱工藝：p p- -襯底，局部襯底，局部n n+ +摻雜；摻雜； 優(yōu)點(diǎn)：易獲得高性能的優(yōu)點(diǎn)：易獲得高性能的nMOSnMOS；適于微處理器、；適于微處理器、DRAMDRAM等。等。雙阱工藝：在極輕摻雜的雙阱工藝：在極輕摻雜的SiSi襯底上分別形成襯底上分別形成n n阱和阱和p p阱；阱； 現(xiàn)在的現(xiàn)在的CMOSCMOS集成工藝。集成工藝。Dai Xianying173 3）、雙阱工藝）、雙阱工藝雙阱雙阱CMOSCMOS工藝在極輕摻工藝在極輕摻雜的硅襯底上分別形成雜的硅襯底上分別形成n n阱和阱和p p阱。阱。雙阱制備工藝往

13、往是在雙阱制備工藝往往是在同一次光刻中完成的。同一次光刻中完成的。 10.2 CMOS10.2 CMOS集成電路的工藝集成集成電路的工藝集成Dai Xianying18雙阱雙阱CMOS ICCMOS IC工藝流程工藝流程 2 2）、阱的制備：（）、阱的制備：（a a）、（）、（b b） 離子注入工藝離子注入工藝1 1）、硅片：）、硅片：一般采用輕摻雜一般采用輕摻雜p p型硅片，晶向型硅片，晶向。3 3）、場區(qū)隔離）、場區(qū)隔離: :（c c）Dai Xianying194 4）、）、CMOSCMOS器件形成器件形成（1 1）閾值調(diào)整注入）閾值調(diào)整注入: :（d)d)、 (e)(e)（2 2）形成

14、柵：）形成柵：（f f）雙阱雙阱CMOS ICCMOS IC工藝流程工藝流程Dai Xianying20 （3 3）形成）形成LDDLDD區(qū)：（區(qū)：（g g）、）、（h h）（4 4）形成側(cè)墻）形成側(cè)墻：（：（i i）（5 5）非晶化注入：）非晶化注入：注入注入SiSi或或GeGe，以利于淺結(jié)的形成，以利于淺結(jié)的形成雙阱雙阱CMOS ICCMOS IC工藝流程工藝流程Dai Xianying21（6 6）形成源漏區(qū)）形成源漏區(qū)（7 7）形成源漏接觸。）形成源漏接觸。雙阱雙阱CMOS ICCMOS IC工藝流程工藝流程Dai Xianying225 5）、多層金屬互連）、多層金屬互連6 6）、后

15、部封裝工藝）、后部封裝工藝 雙阱雙阱CMOS ICCMOS IC工藝流程工藝流程Dai Xianying23 10.3.1 10.3.1 標(biāo)準(zhǔn)埋層雙極集成電路工藝流程標(biāo)準(zhǔn)埋層雙極集成電路工藝流程 標(biāo)準(zhǔn)埋層雙極晶體管標(biāo)準(zhǔn)埋層雙極晶體管SBCSBC（Standard-Buried-Collector Standard-Buried-Collector transistortransistor） 收集區(qū)擴(kuò)散隔離雙極晶體管（收集區(qū)擴(kuò)散隔離雙極晶體管（CDICDI，Collector-Collector-Diffused-Isolation transistorDiffused-Isolation tr

16、ansistor） 三擴(kuò)散層雙極晶體管（三擴(kuò)散層雙極晶體管（3D,triple-diffused-3D,triple-diffused-transistortransistor）。）。10.3 10.3 雙極集成電路的工藝集成雙極集成電路的工藝集成Dai Xianying2410.3.1 10.3.1 標(biāo)準(zhǔn)埋層雙極集成電路工藝流程標(biāo)準(zhǔn)埋層雙極集成電路工藝流程1 1）、襯底：輕摻雜的）、襯底：輕摻雜的p p型硅。型硅。2 2）、埋層（第一次光刻）、埋層（第一次光刻） 3 3）、外延層生長）、外延層生長4 4）、隔離區(qū)的形成（第二次光刻）、隔離區(qū)的形成（第二次光刻）10.3 10.3 雙極集成電路

17、的工藝集成雙極集成電路的工藝集成Dai Xianying255 5）、收集極接觸（第三次光刻）、收集極接觸（第三次光刻）6 6）、基區(qū)的形成（第四次光刻）、基區(qū)的形成（第四次光刻）7 7）、發(fā)射區(qū)的形成（第五次光刻）、發(fā)射區(qū)的形成（第五次光刻） 10.3.1 10.3.1 標(biāo)準(zhǔn)埋層雙極集成電路工藝流程標(biāo)準(zhǔn)埋層雙極集成電路工藝流程8 8）、金屬接觸和互聯(lián)（第六、七次）、金屬接觸和互聯(lián)（第六、七次光刻）光刻） 9 9）、后續(xù)封裝工藝）、后續(xù)封裝工藝Dai Xianying2610.4 BiCMOS10.4 BiCMOS的工藝集成的工藝集成 雙極集成電路：雙極集成電路：高速、驅(qū)動能力強(qiáng)高速、驅(qū)動能力強(qiáng)CMOSCMOS集成電路：集成電路：低功耗和高集成度低功耗和高