青島科技大學(xué)計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)Chapter 6

1、第第6章章 總線總線BUS Technology 6.1 總線概述總線概述6.2 總線仲裁總線仲裁6.3 總線操作和定時(shí)總線操作和定時(shí) 6.4 常見總線常見總線 總線總線是計(jì)算機(jī)系統(tǒng)中各部件進(jìn)行數(shù)據(jù)傳輸?shù)墓餐ㄊ怯?jì)算機(jī)系統(tǒng)中各部件進(jìn)行數(shù)據(jù)傳輸?shù)墓餐ǖ?。?jì)算機(jī)系統(tǒng)通過總線將道。計(jì)算機(jī)系統(tǒng)通過總線將CPU、主存、主存、I/O接口接口相連并實(shí)現(xiàn)地址、數(shù)據(jù)和控制信息的傳輸?shù)炔僮鳎噙B并實(shí)現(xiàn)地址、數(shù)據(jù)和控制信息的傳輸?shù)炔僮鳎虼丝偩€不僅影響計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)和連接方式，因此總線不僅影響計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)和連接方式，而且影響計(jì)算機(jī)系統(tǒng)的性能和工作效率。而且影響計(jì)算機(jī)系統(tǒng)的性能和工作效率。 本章主要介紹總線的

2、基本概念、總線仲裁、總線操本章主要介紹總線的基本概念、總線仲裁、總線操作和定時(shí)、常見總線等。作和定時(shí)、常見總線等。 v 1970年年DEC公司公司PDP-11小型計(jì)算機(jī)小型計(jì)算機(jī)首次首次采用總線技術(shù)。采用總線技術(shù)。v 微型計(jì)算機(jī)自微型計(jì)算機(jī)自1976年誕生以來一直采用總線結(jié)構(gòu)。年誕生以來一直采用總線結(jié)構(gòu)。v 在計(jì)算機(jī)系統(tǒng)中常把總在計(jì)算機(jī)系統(tǒng)中常把總線作為一個(gè)獨(dú)立的部件線作為一個(gè)獨(dú)立的部件看待?？创?。v 微機(jī)系統(tǒng)中的微機(jī)系統(tǒng)中的I/O接口本接口本質(zhì)上是質(zhì)上是I/O設(shè)備與微機(jī)系設(shè)備與微機(jī)系統(tǒng)總線的接口。統(tǒng)總線的接口。6.1 總線概述總線概述 6.1.1 總線的基本概念總線的基本概念 總線總線就是一

3、組線的集合，它定義了各引線的電氣、就是一組線的集合，它定義了各引線的電氣、機(jī)械、功能和時(shí)序特性，使計(jì)算機(jī)系統(tǒng)內(nèi)部的各部機(jī)械、功能和時(shí)序特性，使計(jì)算機(jī)系統(tǒng)內(nèi)部的各部件之間以及外部的各系統(tǒng)之間建立信號(hào)聯(lián)系，進(jìn)行件之間以及外部的各系統(tǒng)之間建立信號(hào)聯(lián)系，進(jìn)行數(shù)據(jù)傳遞。數(shù)據(jù)傳遞。 采用總線標(biāo)準(zhǔn)的目的采用總線標(biāo)準(zhǔn)的目的主要有二條：一是生產(chǎn)廠能按主要有二條：一是生產(chǎn)廠能按照統(tǒng)一的標(biāo)準(zhǔn)設(shè)計(jì)制造計(jì)算機(jī)；二是用戶可以把不照統(tǒng)一的標(biāo)準(zhǔn)設(shè)計(jì)制造計(jì)算機(jī)；二是用戶可以把不同生產(chǎn)廠制造的各種型號(hào)的模板或設(shè)備用一束標(biāo)準(zhǔn)同生產(chǎn)廠制造的各種型號(hào)的模板或設(shè)備用一束標(biāo)準(zhǔn)總線互相連接起來，因而可方便地按各自需要構(gòu)成總線互相連接起來，因

4、而可方便地按各自需要構(gòu)成各種用途的計(jì)算機(jī)系統(tǒng)。各種用途的計(jì)算機(jī)系統(tǒng)。6.1 總線概述總線概述 6.1.1 總線的基本概念總線的基本概念 自自1970年美國(guó)年美國(guó)DEC公司在其公司在其PDP 11/20小型計(jì)算機(jī)上采小型計(jì)算機(jī)上采用用Unibus以來，各種類型的總線紛紛面世。以來，各種類型的總線紛紛面世。 總線總線能簡(jiǎn)化系統(tǒng)設(shè)計(jì)、便于組織多家專業(yè)化大規(guī)模生能簡(jiǎn)化系統(tǒng)設(shè)計(jì)、便于組織多家專業(yè)化大規(guī)模生產(chǎn)，降低產(chǎn)品成本、提高產(chǎn)品性能和質(zhì)量，便于產(chǎn)品產(chǎn)，降低產(chǎn)品成本、提高產(chǎn)品性能和質(zhì)量，便于產(chǎn)品更新?lián)Q代、滿足不同用戶需求及提高可維修性等，因更新?lián)Q代、滿足不同用戶需求及提高可維修性等，因而得以迅速發(fā)展。而

5、得以迅速發(fā)展。 如今，幾乎所有的計(jì)算機(jī)和測(cè)控系統(tǒng)都采用總線結(jié)構(gòu)。如今，幾乎所有的計(jì)算機(jī)和測(cè)控系統(tǒng)都采用總線結(jié)構(gòu)。一個(gè)系統(tǒng)的總線結(jié)構(gòu)決定該系統(tǒng)的數(shù)據(jù)通路及系統(tǒng)結(jié)一個(gè)系統(tǒng)的總線結(jié)構(gòu)決定該系統(tǒng)的數(shù)據(jù)通路及系統(tǒng)結(jié)構(gòu)?？偩€結(jié)構(gòu)的好壞對(duì)系統(tǒng)性能有很大的影響。構(gòu)?？偩€結(jié)構(gòu)的好壞對(duì)系統(tǒng)性能有很大的影響。 6.1 總線概述總線概述 6.1.2 總線的分類總線的分類 總線技術(shù)應(yīng)用十分廣泛總線技術(shù)應(yīng)用十分廣泛，從芯片內(nèi)部功能部件的連接，到芯，從芯片內(nèi)部功能部件的連接，到芯片間互聯(lián)，再到由芯片組成的板卡模塊的連接，計(jì)算機(jī)與外片間互聯(lián)，再到由芯片組成的板卡模塊的連接，計(jì)算機(jī)與外設(shè)的連接，甚至工業(yè)控制中的現(xiàn)場(chǎng)總線，都通過

6、不同的總線設(shè)的連接，甚至工業(yè)控制中的現(xiàn)場(chǎng)總線，都通過不同的總線方式實(shí)現(xiàn)。方式實(shí)現(xiàn)。 總線分類方法較多總線分類方法較多，按照不同分類方法，總線有不同名稱。，按照不同分類方法，總線有不同名稱。 按照按照總線內(nèi)部信息傳輸總線內(nèi)部信息傳輸?shù)男再|(zhì)，可分為數(shù)據(jù)總線、地址總線、的性質(zhì)，可分為數(shù)據(jù)總線、地址總線、控制總線和電源總線?？刂瓶偩€和電源總線。 依據(jù)依據(jù)總線在系統(tǒng)結(jié)構(gòu)中的層次位置總線在系統(tǒng)結(jié)構(gòu)中的層次位置，可分為：片內(nèi)總線、內(nèi)，可分為：片內(nèi)總線、內(nèi)部總線和外部總線。部總線和外部總線。 按照按照總線數(shù)據(jù)傳輸方式總線數(shù)據(jù)傳輸方式，可分為串行總線和并行總線。，可分為串行總線和并行總線。 根據(jù)根據(jù)總線傳輸方向

7、總線傳輸方向，可分為單向總線和雙向總線。，可分為單向總線和雙向總線。 6.1 總線概述總線概述 6.1.2 總線的分類總線的分類1. 數(shù)據(jù)總線、地址總線、控制總線和電源總線數(shù)據(jù)總線、地址總線、控制總線和電源總線 一般，總線的數(shù)目、定義各不相同，但按總線中信息傳輸?shù)男再|(zhì)，通常分為數(shù)據(jù)總線DB、地址總線AB、控制總線CB、和電源總線PB四部分 。 數(shù)據(jù)總線數(shù)據(jù)總線DB：用于傳送數(shù)據(jù)信息，數(shù)據(jù)總線是雙向三態(tài)形式的總線，可在CPU和存儲(chǔ)器、I/O接口等部件之間進(jìn)行數(shù)據(jù)傳送。數(shù)據(jù)總線的位數(shù)是微型計(jì)算機(jī)的一個(gè)重要指標(biāo)，通常與微處理的字長(zhǎng)相一致。例如Intel 8086微處理器字長(zhǎng)16位，其數(shù)據(jù)總線寬度也是

8、16位。6.1 總線概述總線概述 6.1.2 總線的分類總線的分類1. 數(shù)據(jù)總線、地址總線、控制總線和電源總線數(shù)據(jù)總線、地址總線、控制總線和電源總線 地址總線AB：專門用來傳送地址，地址只能從CPU傳向I/O端口或外部存儲(chǔ)器，地址總線總是單向三態(tài)的。地址總線位數(shù)決定CPU可直接尋址的內(nèi)存空間大小，如16位微型機(jī)的地址總線為20位，其可尋址空間為1MB 。 控制總線CB：包括控制、時(shí)序和中斷信號(hào)線，用于傳遞各種控制信息，如讀/寫信號(hào)、片選信號(hào)等由CPU發(fā)出的信號(hào)，以及中斷請(qǐng)求信號(hào)、復(fù)位信號(hào)等發(fā)給CPU的信號(hào)?？刂瓶偩€傳送方向由具體控制信號(hào)而定，一般是單向的，控制總線的位數(shù)要根據(jù)系統(tǒng)的實(shí)際控制需要

9、而定。 電源總線PB：用于向系統(tǒng)提供電源，電源線和地線數(shù)目的多少取決于電源的種類和地線的分布與用法 總線母板CPURAM /ROMA/DD/A外部總線接口ABDBCBPB圖6.1內(nèi)部總線的結(jié)構(gòu)6.1 總線概述總線概述 6.1.2 總線的分類總線的分類2.片內(nèi)總線、內(nèi)部總線和外部總線片內(nèi)總線、內(nèi)部總線和外部總線 片內(nèi)總線：集成電路內(nèi)部，用來連接各功能單元的信息通路。受芯片面積及對(duì)外引腳數(shù)的限制，大多采用單總線結(jié)構(gòu)，有利于芯片集成度和成品率的提高，對(duì)于內(nèi)部數(shù)據(jù)傳送速度要求較高的，也可采用雙總線或三總線結(jié)構(gòu)。 如CPU芯片內(nèi)部的總線，是連接ALU、寄存器、控制器等部件的信息通路，一般由芯片生產(chǎn)廠家設(shè)

10、計(jì)，計(jì)算機(jī)系統(tǒng)設(shè)計(jì)者并不關(guān)心，但隨著微電子學(xué)的發(fā)展，出現(xiàn)了ASIC技術(shù)，用戶也可以按照自己的要求借助于適當(dāng)?shù)腅DA工具，選擇適當(dāng)?shù)钠瑑?nèi)總線，設(shè)計(jì)自己的芯片 。6.1 總線概述總線概述 6.1.2 總線的分類總線的分類2.片內(nèi)總線、內(nèi)部總線和外部總線片內(nèi)總線、內(nèi)部總線和外部總線 內(nèi)部總線：又稱系統(tǒng)總線或板級(jí)總線，用于計(jì)算機(jī)內(nèi)部的模板和模板之間進(jìn)行通信的總線。系統(tǒng)總線是微機(jī)系統(tǒng)中最重要的總線，如STD總線、PC總線、PCI總線等。 計(jì)算機(jī)主板及其插件板、卡上包含有CPU，RAM，ROM，I/O接口等各種芯片，這些芯片間也是通過總線來連接的。 通常把各種板、卡上實(shí)現(xiàn)芯片間相互連接的總線稱為片總線或元

11、件級(jí)總線。相對(duì)于一臺(tái)完整的計(jì)算機(jī)來說，各種板/卡只是一個(gè)子系統(tǒng)，是一個(gè)局部，又把片總線稱為局部總線。局部總線是微機(jī)內(nèi)部各外圍芯片與處理器之間的總線，用于芯片一級(jí)的互連，而系統(tǒng)總線是微機(jī)中各插件板與系統(tǒng)板之間的總線，用于插件板一級(jí)的互連。6.1 總線概述總線概述 6.1.2 總線的分類總線的分類2.片內(nèi)總線、內(nèi)部總線和外部總線片內(nèi)總線、內(nèi)部總線和外部總線 各種標(biāo)準(zhǔn)的內(nèi)部總線數(shù)目不同，但按各部分性質(zhì)可以分為數(shù)據(jù)總線、地址總線、控制總線和電源總線，完成對(duì)存儲(chǔ)器或外設(shè)數(shù)據(jù)等的尋址與傳送。 采用內(nèi)部總線母板結(jié)構(gòu)，母板上各插座的同號(hào)引腳連在一起，組成計(jì)算機(jī)系統(tǒng)的各功能模板插入插座內(nèi)，由總線完成系統(tǒng)內(nèi)各模板

12、間的信息傳送，從而構(gòu)成完整的計(jì)算機(jī)系統(tǒng)。內(nèi)部總線標(biāo)準(zhǔn)的機(jī)械要素包括模板尺寸、接插件尺寸和針數(shù)，電氣要素包括信號(hào)的電平和時(shí)序 。6.1 總線概述總線概述 6.1.2 總線的分類總線的分類2.片內(nèi)總線、內(nèi)部總線和外部總線片內(nèi)總線、內(nèi)部總線和外部總線 外部總線：計(jì)算機(jī)系統(tǒng)與系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與外設(shè)之間的信息通路。如RS-232-C總線，IEEE-488總線等。外部總線標(biāo)準(zhǔn)的機(jī)械要素包括接插件型號(hào)和電纜線，電氣要素包括發(fā)送與接收信號(hào)的電平和時(shí)序，功能要素包括發(fā)送和接收雙方的管理能力、控制功能和編碼規(guī)則等 。6.1 總線概述總線概述 6.1.2 總線的分類總線的分類微處理器內(nèi)存儲(chǔ)器I/O接口I/O設(shè)備

13、地址總線 AB數(shù)據(jù)總線 DB控制總線 CB內(nèi)部總線外部總線圖 6.2 計(jì)算機(jī)總線結(jié)構(gòu)示意圖6.1 總線概述總線概述 6.1.2 總線的分類總線的分類3. 并行總線和串行總線并行總線和串行總線 計(jì)算機(jī)的內(nèi)部總線一般都是并行總線，而計(jì)算機(jī)的外部總線通常分為并行總線和串行總線兩種。比如IEEE-488總線為并行總線，RS-232-C總線為串行總線。 并行總線的優(yōu)點(diǎn)是信號(hào)線各自獨(dú)立，信號(hào)傳輸快，接口簡(jiǎn)單；缺點(diǎn)是電纜數(shù)多。串行總線的優(yōu)點(diǎn)是電纜線數(shù)少，便于遠(yuǎn)距離傳送；缺點(diǎn)是信號(hào)傳輸慢，接口復(fù)雜 。6.1 總線概述總線概述 6.1.2 總線的分類總線的分類4. 單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu)單總線結(jié)構(gòu)、

14、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu) 根據(jù)連接方式不同，單機(jī)系統(tǒng)中采用的總線結(jié)構(gòu)有單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu)等三種基本類型 。 單總線結(jié)構(gòu)：將CPU、主存、I/O設(shè)備都掛在一組總線上，允許I/O之間、I/O與主存之間直接交換信息。是早期計(jì)算機(jī)經(jīng)常采用的一種總線結(jié)構(gòu)，實(shí)際上是處理器芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道?？偩€按功能分三類：地址線、數(shù)據(jù)線和控制線。地址線單向，用來傳送主存和設(shè)備的地址；數(shù)據(jù)線雙向，用來傳送數(shù)據(jù)；控制線對(duì)每一根來說是單向的，用來指明數(shù)據(jù)傳送方向（存儲(chǔ)器讀、寫，I/O讀、寫），中斷控制（請(qǐng)求，識(shí)別）和定時(shí)控制等 。圖6.3 單總線結(jié)構(gòu)6.1 總線概述總線概述 6.1

15、.2 總線的分類總線的分類4. 單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu)單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu) 單總線單總線與總線連接的所有部件是相互獨(dú)立的，結(jié)構(gòu)簡(jiǎn)單，便于系統(tǒng)部件的擴(kuò)充。所有連接到單總線上的計(jì)算機(jī)系統(tǒng)部件都共享同一地址空間。 CPU送至總線上的地址不僅加至內(nèi)存，同時(shí)也送達(dá)總線上的所有外圍設(shè)備，只有與總線上地址相對(duì)應(yīng)的設(shè)備，才能執(zhí)行數(shù)據(jù)傳送操作。主存儲(chǔ)器的存儲(chǔ)單元、各個(gè)子系統(tǒng)中所有能與總線實(shí)現(xiàn)通信的寄存器都可以統(tǒng)一編址。 I/O設(shè)備地址都采用存儲(chǔ)器映射方式編址，指令系統(tǒng)中沒有輸入輸出命令，任何訪問存儲(chǔ)器的指令都可以訪問連接到總線上的任何設(shè)備。6.1 總線概述總線概述 6.1.2 總線的分

16、類總線的分類4. 單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu)單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu) 單總線結(jié)構(gòu)的不足：?jiǎn)慰偩€結(jié)構(gòu)的不足： 所有的傳送都通過這組共享總線，因此極易形成計(jì)算機(jī)系統(tǒng)的瓶頸。 不允許兩個(gè)以上的部件在同一時(shí)刻向總線傳輸信息，這就必然會(huì)影響系統(tǒng)工作效率的提高。 由于CPU是總線的唯一控制者，即使后來增加了具有簡(jiǎn)單仲裁邏輯的DMA控制器以支持DMA傳送，但仍不能滿足多CPU環(huán)境的要求 。6.1 總線概述總線概述 6.1.2 總線的分類總線的分類4. 單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu)單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu) 雙總線結(jié)構(gòu)雙總線結(jié)構(gòu)保持了單總線系統(tǒng)簡(jiǎn)單、易于擴(kuò)充的優(yōu)點(diǎn)，又在CPU和

17、主存之間專門設(shè)置了一組高速的存儲(chǔ)總線，使CPU可通過專用總線與存儲(chǔ)器交換信息，減輕了系統(tǒng)總線的負(fù)擔(dān)，主存仍可通過系統(tǒng)總線與外設(shè)之間實(shí)現(xiàn)DMA操作，不必經(jīng)過CPU。雙總線系統(tǒng)以增加硬件為代價(jià) 。6.1 總線概述總線概述 6.1.2 總線的分類總線的分類4. 單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu)單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu) 三總線結(jié)構(gòu)三總線結(jié)構(gòu)包含內(nèi)存總線、DMA總線和I/O總線。內(nèi)存總線用于CPU和內(nèi)存之間傳送地址、數(shù)據(jù)和控制信息；I/O總線提供CPU和各類外設(shè)之間的通信；DMA總線使內(nèi)存和高速外設(shè)之間能夠直接傳送數(shù)據(jù)而不經(jīng)過CPU 。 在三總線系統(tǒng)中，任一時(shí)刻只使用一種總線，但若使用雙口存

18、儲(chǔ)器，內(nèi)存總線可與DMA同時(shí)工作，三總線系統(tǒng)可以比單總線運(yùn)行的更快，但在三總線系統(tǒng)中，設(shè)備之間不能直接進(jìn)行數(shù)據(jù)交換，必須經(jīng)過CPU間接傳送。圖6.5 三總線結(jié)構(gòu)6.1 總線概述總線概述 6.1.2 總線的分類總線的分類4. 單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu)單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu) 如果再把不同速率的外設(shè)分類連接建立起多條總線，則可以構(gòu)成多總線系統(tǒng)多總線系統(tǒng)。大多數(shù)計(jì)算機(jī)采用了分層次的多總線結(jié)構(gòu)。在這種結(jié)構(gòu)中，速度差異較大的設(shè)備模塊使用不同速度的總線，而速度相近的設(shè)備模塊使用同一類總線。顯然，這種結(jié)構(gòu)的優(yōu)點(diǎn)不僅解決了總線負(fù)載過重的問題，而且使總線設(shè)計(jì)簡(jiǎn)單，并能充分發(fā)揮每類總線的效率

19、。6.1 總線概述總線概述 6.1.2 總線的分類總線的分類4. 單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu)單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu) 當(dāng)代流行的總線內(nèi)部結(jié)構(gòu)如圖6.6所示，可滿足包括多個(gè)CPU在內(nèi)的主控者應(yīng)用需求。CPU和它私有的cache一起作為一個(gè)模塊與總線相連。系統(tǒng)中允許有多個(gè)這樣的處理器模塊。而總線控制器完成幾個(gè)總線請(qǐng)求者之間的協(xié)調(diào)與仲裁。 整個(gè)總線分成數(shù)據(jù)傳送總線、仲裁總線、中斷和同步總線和公用線四部分，數(shù)據(jù)傳送總線由地址線、數(shù)據(jù)線、控制線組成；仲裁總線包括總線請(qǐng)求線和總線授權(quán)線；中斷和同步總線用于處理帶優(yōu)先級(jí)的中斷操作，包括中斷請(qǐng)求線和中斷認(rèn)可線。公用線包括時(shí)鐘信號(hào)線、電源線、地

20、線、系統(tǒng)復(fù)位線以及加電或斷電的時(shí)序信號(hào)線等 圖6.6 當(dāng)代總線結(jié)構(gòu)處理器CacheDRAM聲卡視頻卡橋/存儲(chǔ)控制器PCI 局部總線網(wǎng)卡圖像卡擴(kuò)展總線橋基本 I/O設(shè)備SCSI 卡其它總線顯示器硬盤硬盤圖6.12 PCI計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)圖6.1 總線概述總線概述 6.1.3 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)及性能指標(biāo)及性能指標(biāo) 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)就是對(duì)系統(tǒng)總線的插座尺寸、引線數(shù)目、信號(hào)和時(shí)序所作的統(tǒng)一規(guī)定，連接到總線上的芯片、模塊或系統(tǒng)都要遵循總線所定義的機(jī)械、電氣、功能和時(shí)間特性。 在采用標(biāo)準(zhǔn)總線的系統(tǒng)采用標(biāo)準(zhǔn)總線的系統(tǒng)中，底板上各插座的對(duì)應(yīng)引腳都是并聯(lián)在一起的，不同的插件板/卡只要滿足該總線標(biāo)準(zhǔn)，就可以插在任意

21、插座上，為用戶進(jìn)行功能擴(kuò)充或升級(jí)提供方便。為提高計(jì)算機(jī)系統(tǒng)的通用性、靈活性和擴(kuò)展性，計(jì)算機(jī)的各部件采用模板化結(jié)構(gòu)，再通過總線把各模板連接起來，稱之為總線的模板化結(jié)構(gòu)總線的模板化結(jié)構(gòu)，其核心是設(shè)計(jì)若干塊通用的功能模板 一般的，總線標(biāo)準(zhǔn)主要包括以下幾方面的特性：6.1 總線概述總線概述 6.1.3 總線標(biāo)準(zhǔn)及總線標(biāo)準(zhǔn)及性能指標(biāo)性能指標(biāo) 機(jī)械特性：機(jī)械特性：規(guī)定模板尺寸、插頭、連接器的形狀、尺寸等規(guī)格位置，如插頭與插座使用的標(biāo)準(zhǔn)，它們的幾何尺寸、形狀、引腳的個(gè)數(shù)以及排列的順序，接頭處的可靠接觸等 。 電氣特性：電氣特性：規(guī)定信號(hào)邏輯電平、最大額定負(fù)載能力、信號(hào)傳遞方向及電源等。通常規(guī)定由CPU發(fā)出的

22、信號(hào)叫輸出信號(hào)，送入CPU的信號(hào)叫輸入信號(hào)。規(guī)定總線中有效電平范圍。 功能特性：功能特性：規(guī)定每個(gè)引腳名稱、功能、時(shí)序及適用協(xié)議，如地址總線用來指出地址；數(shù)據(jù)總線傳遞數(shù)據(jù)；控制總線發(fā)出控制信號(hào)等。 時(shí)間特性：時(shí)間特性：指總線中的任一根線在什么時(shí)間內(nèi)有效。每條總線上的各種信號(hào)，互相存在著一種有效時(shí)序的關(guān)系，時(shí)間特性一般可用信號(hào)時(shí)序圖來描述。6.1 總線概述總線概述 6.1.3 總線標(biāo)準(zhǔn)及總線標(biāo)準(zhǔn)及性能指標(biāo)性能指標(biāo)一般從如下幾個(gè)方面評(píng)價(jià)一種總線的性能高低 ： 總線時(shí)鐘頻率：總線的工作頻率，以MHz表示，它是影響總線傳輸速率的重要因素之一。 總線寬度：又稱總線位寬，是總線可同時(shí)傳輸?shù)臄?shù)據(jù)位數(shù)，用bi

23、t(位)表示，如8位、16位、32位等。顯然，總線的寬度越大，它在同一時(shí)刻就能夠傳輸更多的數(shù)據(jù)。 總線傳輸速率：又稱總線帶寬，指在總線上每秒鐘傳輸?shù)淖畲笞止?jié)數(shù)，MB/s表示，即每秒多少兆字節(jié)。一般的， 總線帶寬(MB/s)= 1/8總線寬度總線頻率 (6.1) 若總線頻率8MHz，總線寬度8位，則最大傳輸速率為8MB/s。6.1 總線概述總線概述 6.1.3 總線標(biāo)準(zhǔn)及總線標(biāo)準(zhǔn)及性能指標(biāo)性能指標(biāo) 例6-1 在PCI總線系統(tǒng)中，PCI總線頻率為33.3MHz，總線寬度32位，則PCI總線的傳輸速率是多少？ 解 總線帶寬 = 一個(gè)總線周期傳送字節(jié)數(shù)總線頻率=4B33MHz=132MB/s。 有時(shí)也

24、用Mbps作總線帶寬的單位，在數(shù)值上等于公式6.1計(jì)算數(shù)值乘以8。6.1 總線概述總線概述 6.1.3 總線標(biāo)準(zhǔn)及總線標(biāo)準(zhǔn)及性能指標(biāo)性能指標(biāo) 并行總線一次可以傳輸多位數(shù)據(jù)，但它存在并行傳輸信號(hào)間的干擾現(xiàn)象，頻率越高、位寬越大，干擾就越嚴(yán)重，因此要大幅提高現(xiàn)有并行總線的帶寬是非常困難的； 而串行總線可以憑借高頻率的優(yōu)勢(shì)獲得高帶寬。而為了彌補(bǔ)一次只能傳送一位數(shù)據(jù)的不足，串行總線常常采用多條管線(或通道)的做法實(shí)現(xiàn)更高的速度。對(duì)這類總線，帶寬的計(jì)算公式就等于“總線頻率管線數(shù)”，例如，PCI Express就有1、2、4、8、16和32等多個(gè)版本，在第一代PCI Express技術(shù)當(dāng)中，單通道的單向信

25、號(hào)頻率可達(dá)2.5GHz 6.1 總線概述總線概述 6.1.3 總線標(biāo)準(zhǔn)及總線標(biāo)準(zhǔn)及性能指標(biāo)性能指標(biāo)一般從如下幾個(gè)方面評(píng)價(jià)一種總線的性能高低 ： 總線數(shù)據(jù)傳輸?shù)奈帐址绞剑褐?、從模塊間數(shù)據(jù)傳輸過程握手方式有同步方式、異步方式、半同步方式和分離方式。同步方式下，主模塊進(jìn)行一次傳輸所需時(shí)間固定，嚴(yán)格按系統(tǒng)時(shí)鐘來統(tǒng)一主、從模塊間的傳輸操作，只要總線上設(shè)備都是高速的，總線帶寬很寬。異步方式下，采用應(yīng)答式傳輸技術(shù)，允許從模塊自行調(diào)整響應(yīng)時(shí)間，傳輸周期可改變，故總線帶寬減少 。 多路復(fù)用：通常地址、數(shù)據(jù)總線物理上是分開的。為提高總線利用率，將地址總線和數(shù)據(jù)總線共用一條物理線路，分時(shí)傳輸?shù)刂贰?shù)據(jù)信號(hào)， 這叫總

26、線的多路復(fù)用。采用多路復(fù)用技術(shù)，可減少總線數(shù)目 。6.1 總線概述總線概述 6.1.3 總線標(biāo)準(zhǔn)及總線標(biāo)準(zhǔn)及性能指標(biāo)性能指標(biāo)一般從如下幾個(gè)方面評(píng)價(jià)一種總線的性能高低 ： 總線控制方式：如傳輸方式（猝發(fā)方式），并發(fā)工作，設(shè)備自動(dòng)配置，中斷分配及仲裁方式 。 其他性能：如負(fù)載能力、電源電壓等級(jí)、能否擴(kuò)展總線寬度等指標(biāo) 。 表6.18給出了幾種流行總線的性能參數(shù)，從表中可以看出微機(jī)總線技術(shù)的發(fā)展 名稱名稱ISA(PC-AT)EISASTDMCAPCI適用機(jī)型適用機(jī)型80286,386,486系列機(jī)系列機(jī)386,486,586 IBM系列機(jī)系列機(jī)Z-80，IBM-PC系列系列機(jī)機(jī)IBM個(gè)個(gè)人機(jī)與人機(jī)與

27、工作站工作站P5個(gè)人機(jī)個(gè)人機(jī), PowerPC, Alpha工作站工作站最大傳輸速率最大傳輸速率16MB/s33MB/s2MB/s33MB/s133MB/s總線寬度總線寬度8/16位位32位位8/16位位32位位32位位總線頻率總線頻率8MHz8.33MHz2MHz10MHz20-33MHz同步方式同步方式半同步半同步同步同步異步異步異步異步同步同步地址寬度地址寬度2432243232/64負(fù)載能力負(fù)載能力86無限制無限制無限制無限制3信號(hào)線數(shù)信號(hào)線數(shù)981435610912064位擴(kuò)展位擴(kuò)展不可不可無規(guī)定無規(guī)定不可不可可可可可多路復(fù)用多路復(fù)用非非非非非非是是表 6.1 幾種微型計(jì)算機(jī)總線性能

28、參數(shù)6.2 總線仲裁總線仲裁 系統(tǒng)總線為多個(gè)部件所共享，在任一時(shí)刻只允許一對(duì)只允許一對(duì)部件利用總線進(jìn)行信息傳輸，為了避免多對(duì)部件同時(shí)使用總線時(shí)發(fā)生信息碰撞，須對(duì)系統(tǒng)總線進(jìn)行控制和管理，這就是總線仲裁總線仲裁。 對(duì)多個(gè)主設(shè)備提出的占用總線請(qǐng)求，一般采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。根據(jù)外設(shè)速度、與總線仲裁器的連接方式、總線仲裁電路的不同，對(duì)I/O模塊的總線請(qǐng)求采用優(yōu)先級(jí)策略。6.2 總線仲裁總線仲裁 根據(jù)總線仲裁電路的位置不同，仲裁方式可分成集中式仲裁與分布式仲裁兩類。 總線仲裁電路基本集中在一處的，稱為集中式總線仲裁集中式總線仲裁。 集中式仲裁方式必有一個(gè)中央仲裁器，它受理所有功能模塊的總線請(qǐng)求，

29、按優(yōu)先原則或公平原則進(jìn)行排隊(duì)，然后僅給一個(gè)功能模塊發(fā)出授權(quán)信號(hào)。 總線仲裁電路分散在總線各部件中的，稱為分布式總線分布式總線仲裁。分布式仲裁不需要中央仲裁器，每個(gè)功能模塊都有自己的仲裁號(hào)和仲裁器。通過分配優(yōu)先級(jí)仲裁號(hào)，每個(gè)仲裁器將仲裁總線上得到的仲裁號(hào)與自己的仲裁號(hào)進(jìn)行比較，從而獲得總線控制權(quán)。6.2 總線仲裁總線仲裁6.2.1 集中式仲裁方式集中式仲裁方式 集中式總線仲裁是三總線、雙總線和單總線結(jié)構(gòu)機(jī)器中主要采用的方式，它主要有以下三種：鏈?zhǔn)讲樵兎绞?；?jì)數(shù)器定時(shí)查詢方式；獨(dú)立請(qǐng)求方式 。 鏈?zhǔn)讲樵兎绞剑喝鐖D6.7，是靠3條控制線進(jìn)行控制：BS(忙)、BR(總線請(qǐng)求)和BG(總線同意)。它的主

30、要特征是將總線允許信號(hào)BG串行地從一個(gè)部件(I/O接口)送到下一個(gè)部件，若BG到達(dá)的部件無總線請(qǐng)求，則繼續(xù)下傳，直到到達(dá)有總線請(qǐng)求的部件為止。這意味著該部件獲得了總線使用權(quán)。圖 6.7 鏈?zhǔn)讲樵兎绞娇偩€控制部件I/O接口0I/O接口1I/O接口nBS地址線BR數(shù)據(jù)線BG6.2 總線仲裁總線仲裁6.2.1 集中式仲裁方式集中式仲裁方式 鏈?zhǔn)讲樵兎绞街?，查詢鏈中離總線控制器最近的部件具有最高優(yōu)先權(quán)，離總線控制器越遠(yuǎn)，優(yōu)先權(quán)越低。鏈?zhǔn)讲樵兺ㄟ^接口的優(yōu)先權(quán)排隊(duì)電路來實(shí)現(xiàn)。 鏈?zhǔn)讲樵兎绞降膬?yōu)點(diǎn)是只用很少幾根線就能按一定的優(yōu)先次序?qū)崿F(xiàn)總線控制，這種鏈?zhǔn)浇Y(jié)構(gòu)容易擴(kuò)充設(shè)備。缺點(diǎn)是對(duì)電路的故障敏感，查詢優(yōu)先級(jí)固

31、定。 6.2 總線仲裁總線仲裁6.2.1 集中式仲裁方式集中式仲裁方式 計(jì)數(shù)器定時(shí)查詢方式：采用一個(gè)計(jì)數(shù)器控制總線的使用權(quán)，其工作原理如圖6.8。 仍用一根請(qǐng)求線，當(dāng)總線控制器接到總線請(qǐng)求信號(hào)后，若總線不忙（BS線為“0”），則開始計(jì)數(shù)，把計(jì)數(shù)值通過地址線發(fā)向各部件。當(dāng)?shù)刂肪€上計(jì)數(shù)值與請(qǐng)求使用總線設(shè)備地址一致時(shí)，該設(shè)備獲得總線使用權(quán)，置忙線BS為“1”，中止計(jì)數(shù)器的計(jì)數(shù)及查詢工作。 計(jì)數(shù)器可從“0”開始計(jì)數(shù)，也可從中止點(diǎn)開始。若從“0”開始，各部件優(yōu)先次序與鏈?zhǔn)讲樵兿嗤瑑?yōu)先級(jí)順序固定。若從中止點(diǎn)開始，則每個(gè)設(shè)備優(yōu)先級(jí)相等。計(jì)數(shù)器初值可用程序設(shè)置，以改變優(yōu)先次序，這種靈活性以增加線數(shù)為代價(jià) 。

32、 優(yōu)點(diǎn)是優(yōu)先權(quán)平等，可通過改變計(jì)數(shù)器的初值來挑選哪臺(tái)設(shè)備。缺點(diǎn)是擴(kuò)展不容易，速度不快。 圖 6.8計(jì)數(shù)器定時(shí)查詢方式總線控制部件I/O接口0I/O接口1I/O接口nBS設(shè)備地址線BR地址線數(shù)據(jù)線6.2 總線仲裁總線仲裁6.2.1 集中式仲裁方式集中式仲裁方式 獨(dú)立請(qǐng)求方式：工作原理如圖6.9。 在獨(dú)立請(qǐng)求方式中，每一個(gè)共享總線的部件均有一對(duì)總線請(qǐng)求線BRi和總線同意線BGi。當(dāng)該部件要使用總線時(shí)，便發(fā)出請(qǐng)求信號(hào)，在總線控制部件中排隊(duì)?？偩€控制器可根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個(gè)部件的總線請(qǐng)求，以便向該部件發(fā)出總線的響應(yīng)信號(hào)BGi。該部件接到此信號(hào)就獲得了總線的使用權(quán)，開始傳送數(shù)據(jù)。圖 6.9

33、 獨(dú)立請(qǐng)求方式總線控制部件I/O接口0I/O接口1I/O接口n地址線BR0數(shù)據(jù)線BG0BR1BG1BRnBGn6.2 總線仲裁總線仲裁6.2.1 集中式仲裁方式集中式仲裁方式 獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)是響應(yīng)時(shí)間快，用不著一個(gè)部件接一個(gè)設(shè)備地查詢，這是以增加控制線數(shù)為代價(jià)的。在鏈?zhǔn)讲樵冎袃H用兩根線確定總線使用權(quán)屬于哪個(gè)部件；在計(jì)數(shù)查詢中大致用log2n根線，其中n是允許接納的最大部件數(shù)；而獨(dú)立請(qǐng)求方式需采用2 n根線。 獨(dú)立請(qǐng)求方式對(duì)優(yōu)先次序的控制相當(dāng)靈活。它可預(yù)先固定，如讓BR0優(yōu)先級(jí)最高，BR1次之 BRn最低；也可通過程序來改變優(yōu)先次序；還可屏蔽（禁止）某個(gè)請(qǐng)求以拒絕響應(yīng)來自被屏蔽部件的請(qǐng)求。

34、該種查詢方式的優(yōu)點(diǎn)是響應(yīng)時(shí)間快，優(yōu)先權(quán)設(shè)置靈活。缺點(diǎn)是控制線數(shù)多，n臺(tái)設(shè)備需要2n條控制線 。 6.2 總線仲裁總線仲裁6.2.2 分布式仲裁方式分布式仲裁方式 分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上 。6.3 總線操作和定時(shí)總線操作和定時(shí)6.3.1 總線操作總線操作總線操作主要有以下幾種： 讀和寫：讀是將從設(shè)備（如存儲(chǔ)器）中的數(shù)據(jù)讀出并經(jīng)總線傳輸

35、到主設(shè)備（如CPU）；寫是主設(shè)備到從設(shè)備的數(shù)據(jù)傳輸過程 。 塊傳送：主設(shè)備給出要傳輸?shù)臄?shù)據(jù)塊起始地址后，利用總線對(duì)固定長(zhǎng)度的數(shù)據(jù)一個(gè)接一個(gè)的讀出或?qū)懭搿?寫后讀或讀后寫：主設(shè)備給出地址一次，進(jìn)行先寫后讀或者先讀后寫操作，先讀后寫用于校驗(yàn)數(shù)據(jù)的正確性，先寫后讀用于多道程序?qū)蚕泶鎯?chǔ)資源的保護(hù)。 6.3 總線操作和定時(shí)總線操作和定時(shí)6.3.1 總線操作總線操作總線操作主要有以下幾種： 廣播和廣集 ：主設(shè)備同時(shí)向多個(gè)從設(shè)備傳輸數(shù)據(jù)的操作模式稱為廣播。廣集操作和廣播操作正好相反，它將從多個(gè)從設(shè)備的數(shù)據(jù)在總線上完成AND或OR操作，常用于檢測(cè)多個(gè)中斷源 ?？偩€的一次信息傳送過程，大致可分為如下五個(gè)階段：

36、請(qǐng)求總線、總線仲裁、尋址(目的地址)、信息傳送、狀態(tài)返回(或錯(cuò)誤報(bào)告) 6.3 總線操作和定時(shí)總線操作和定時(shí)6.3.2 總線定時(shí)總線定時(shí) 為了同步主方、從方的操作，必須制訂定時(shí)協(xié)議。所謂定時(shí)，是指事件出現(xiàn)在總線上的時(shí)序關(guān)系。 數(shù)據(jù)傳送過程中采用的定時(shí)方式有兩種：同步定時(shí)和異步定時(shí) ： 同步定時(shí)：總線上的部件通過總線進(jìn)行信息傳送時(shí)，用一個(gè)公共的總線時(shí)鐘信號(hào)進(jìn)行同步，這種方式稱為同步定時(shí)。6.3 總線操作和定時(shí)總線操作和定時(shí)6.3.2 總線定時(shí)總線定時(shí) 在同步定時(shí)協(xié)議同步定時(shí)協(xié)議中，事件在現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來確定。圖6.10表示讀數(shù)據(jù)的同步時(shí)序例子，所有事件都出現(xiàn)在時(shí)鐘信號(hào)的前沿，大多

37、數(shù)事件只占據(jù)單一時(shí)鐘周期。CPU首先發(fā)出讀命令信號(hào)，并將存儲(chǔ)器地址放到地址線上，它亦可發(fā)出一個(gè)啟動(dòng)信號(hào)，指明控制信息和地址信息已出現(xiàn)在總線上。存儲(chǔ)器模塊識(shí)別地址碼，經(jīng)一個(gè)時(shí)鐘周期延遲（存取時(shí)間）后，將數(shù)據(jù)和認(rèn)可信息放到總線上，被CPU讀取。 由于采用公共時(shí)鐘公共時(shí)鐘，每個(gè)功能模塊什么時(shí)候發(fā)送或接收信息都有統(tǒng)一時(shí)鐘規(guī)定，同步定時(shí)具有較高的傳輸頻率。圖 6.10 讀數(shù)據(jù)的同步時(shí)序總線時(shí)鐘啟動(dòng)信號(hào)讀命令地址線數(shù)據(jù)線認(rèn)可地址數(shù)據(jù)6.3 總線操作和定時(shí)總線操作和定時(shí)6.3.2 總線定時(shí)總線定時(shí) 同步定時(shí)適用于總線長(zhǎng)度較短、各功能模塊存取時(shí)間比較接近的情況。這是因?yàn)橥椒绞綄?duì)任何兩個(gè)功能模塊的通信都給予同

38、樣的時(shí)間安排。由于同步總線必須按最慢的模塊來設(shè)計(jì)公共時(shí)鐘，當(dāng)各功能模塊存取時(shí)間相差很大時(shí)，會(huì)大大損失總線效率。 同步定時(shí)特點(diǎn)：（1）用公共的時(shí)鐘信號(hào)進(jìn)行同步，具有較高的傳輸率；（2）適用于總線長(zhǎng)度較短，各部件存取時(shí)間比較接近的情況；（3）同步定時(shí)不需應(yīng)答信號(hào) 。6.3 總線操作和定時(shí)總線操作和定時(shí)6.3.2 總線定時(shí)總線定時(shí) 在異步定時(shí)協(xié)議異步定時(shí)協(xié)議中，后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn)，即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上。 在這種系統(tǒng)中，不需要統(tǒng)一的公共時(shí)鐘信號(hào)?？偩€周期的長(zhǎng)度是可變的。例如圖6.11所示的例子中，CPU發(fā)出讀命令信號(hào)和存儲(chǔ)器地址信號(hào)，經(jīng)一段時(shí)延，待信號(hào)穩(wěn)定后，它啟

39、動(dòng)主同步（MSYN）信號(hào)，這個(gè)信號(hào)引發(fā)存儲(chǔ)器以從同步（SSYN）信號(hào)予以響應(yīng)，并將數(shù)據(jù)放到數(shù)據(jù)線上。這個(gè)SSYN信號(hào)使CPU讀數(shù)據(jù)，然后撤消MSYN信號(hào)，MSYN信號(hào)的撤消又使SSYN信號(hào)撤消，最后地址線、數(shù)據(jù)上不再有有效信息，于是讀數(shù)據(jù)總線周期結(jié)束 。圖 6.11讀數(shù)據(jù)的異步時(shí)序讀命令地址線數(shù)據(jù)線主同步（MSYN）數(shù)據(jù)地址從同步（SSYN）6.3 總線操作和定時(shí)總線操作和定時(shí)6.3.2 總線定時(shí)總線定時(shí) 異步定時(shí)異步定時(shí)的優(yōu)點(diǎn)是總線周期長(zhǎng)度可變，不把響應(yīng)時(shí)間強(qiáng)加到功能模塊上，因而允許快速和慢速的功能模塊都能連接到同一總線上。但這以增加總統(tǒng)的復(fù)雜性和成本為代價(jià)。 異步定時(shí)適用于存取時(shí)間不同的部

40、件之間的通信，對(duì)總線的長(zhǎng)度也沒有嚴(yán)格的要求 。6.4 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6.4.1 內(nèi)部總線內(nèi)部總線-STD總線 美國(guó)PRO-LOG公司1978年推出的一種工業(yè)標(biāo)準(zhǔn)微型計(jì)算機(jī)總線，STD是STANDARD的縮寫。STD總線定義了一個(gè)8位位微處理器總線標(biāo)準(zhǔn)微處理器總線標(biāo)準(zhǔn)，其中8根數(shù)據(jù)線、16根地址線、控制線和電源線等，可兼容各種通用8位微處理器，如8080、8085、6800、Z80等。通過周期竊取和總線復(fù)用技術(shù)，定義16根數(shù)據(jù)線、24根地址線，使STD總線升級(jí)為8位/16位微處理器兼容總線，可容納16位微處理器，如8086、68000、80286等。 1987年，STD總線被國(guó)際標(biāo)準(zhǔn)化會(huì)議定名

41、為IEEE961。隨著32位微處理器的出現(xiàn)，通過附加系統(tǒng)總線與局部總線的轉(zhuǎn)換技術(shù)，1989年美國(guó)的EAITECH公司又開發(fā)出對(duì)32位微處理器兼容的STD32總線 。6.4 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6.4.1 內(nèi)部總線內(nèi)部總線- ISA總線 IBM PC問世初始，就為系統(tǒng)的擴(kuò)展留下了余地，設(shè)置了I/O擴(kuò)展槽。該I/O擴(kuò)展槽是在系統(tǒng)板上安裝的系統(tǒng)擴(kuò)展總線與外設(shè)接口的連接器。通過I/O擴(kuò)展槽，用I/O接口控制卡實(shí)現(xiàn)主機(jī)板與外設(shè)的連接。當(dāng)時(shí)XT機(jī)的數(shù)據(jù)位寬度只有8位，地址總線的寬度為20根。在80286階段，以80286為CPU的AT機(jī)一方面與XT機(jī)的總線完全兼容，另一方面將數(shù)據(jù)總線擴(kuò)展到16位，地址總線擴(kuò)展

42、到24根。IBM推出的這種PC總線成為8位和16位數(shù)據(jù)傳輸?shù)墓I(yè)標(biāo)準(zhǔn)，被命名為ISA(Industry Standard Architecture)。 ISA總線最大傳輸速率為16MB/s，尋址空間為16MB。它在早期的62線PC總線的基礎(chǔ)上再擴(kuò)展一個(gè)36線插槽形成的，分成62線和36線兩段，共計(jì)98線。其62線插槽的引腳排列及定義與PC機(jī)兼容 。6.4 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6.4.1 內(nèi)部總線內(nèi)部總線- MCA總線 由于ISA標(biāo)準(zhǔn)的限制，盡管CPU性能提高了，但系統(tǒng)總性能沒有根本改變。系統(tǒng)總線上的I/O和存儲(chǔ)器訪問速度沒有很大提高，在強(qiáng)大的CPU處理能力與低性能系統(tǒng)總線之間形成一個(gè)瓶頸。為打破這

43、一瓶頸，IBM公司推出第一臺(tái)386微機(jī)時(shí)，突破ISA標(biāo)準(zhǔn)，創(chuàng)造了一個(gè)全新的與ISA標(biāo)準(zhǔn)完全不同的系統(tǒng)總線標(biāo)準(zhǔn)MCA(Micro Channel Architecture)標(biāo)準(zhǔn)，即微通道結(jié)構(gòu)。該標(biāo)準(zhǔn)定義系統(tǒng)總線上的數(shù)據(jù)寬度為32位，支持猝發(fā)方式，數(shù)據(jù)傳輸速率提高到ISA的4倍，達(dá)33Mbps，地址總線寬度為32位，支持4GB的尋址能力，滿足了386和486處理器的處理能力。 MCA提高了I/O的性能，但在電氣上和物理上均與與ISA不兼容不兼容，導(dǎo)致用戶在MCA為擴(kuò)展總線的微機(jī)上不能使用已有的許多I/O擴(kuò)展卡。為了壟斷市場(chǎng)，IBM沒有將這一標(biāo)準(zhǔn)公諸于世，因而MCA沒有形成公認(rèn)的標(biāo)準(zhǔn) 。6.4 總線

44、標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6.4.1 內(nèi)部總線內(nèi)部總線- EISA總線 隨著486微處理器推出， I/O瓶頸問題成為制約計(jì)算機(jī)性能的關(guān)鍵。為沖破IBM公司對(duì)MCA標(biāo)準(zhǔn)的壟斷，以Compaq公司為首的9家兼容機(jī)制造商聯(lián)合起來，在已有的ISA基礎(chǔ)上，1989年推出了EISA 標(biāo)準(zhǔn)。EISA具有MCA的全部功能，并與傳統(tǒng)的ISA完全兼容，因而得到了迅速的推廣 。 EISA總線主要有以下技術(shù)特點(diǎn)：具有32位數(shù)據(jù)總線寬度，支持32位地址通路。總線主控技術(shù) 。與ISA總線兼容，支持多個(gè)主模塊。 擴(kuò)展卡安裝容易，自動(dòng)配置，無須DIP開關(guān)。EISA系統(tǒng)能自動(dòng)進(jìn)行32、16、8位數(shù)據(jù)轉(zhuǎn)換 。具有共享DMA，總線傳輸方式增加了

45、塊DMA方式、猝發(fā)方式 。 EISA還可支持多總線主控模塊和對(duì)總線主控模塊的智能管理。 6.4 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6.4.1 內(nèi)部總線內(nèi)部總線- PC/104總線 PC/104是ISA(IEEE-996)標(biāo)準(zhǔn)的延伸。1992年P(guān)C/104作為基本文件被采納，叫做IEEE-P996.1，兼容PC嵌入式模塊標(biāo)準(zhǔn)。PC/104是一種專門為嵌入式控制而定義的工業(yè)控制總線。IEEE-P996是ISA工業(yè)總線規(guī)范，IEEE協(xié)會(huì)將它定義IEEE-P996.1，PC/104實(shí)質(zhì)上是一種緊湊型IEEE-P996，其信號(hào)定義和PC/AT基本一致，但電氣和機(jī)械規(guī)范卻完全不同，是一種優(yōu)化的、小型、堆棧式結(jié)構(gòu)的嵌入式控制

46、系統(tǒng)。 PC/104小型化尺寸（90 x96mm），極低功耗（典型模塊為1-2瓦）和堆?？偩€形式，受到眾多從事嵌入式產(chǎn)品生產(chǎn)廠商歡迎，在嵌入式系統(tǒng)領(lǐng)域逐漸流行。截止目前，全世界已有200多家廠商在生產(chǎn)和銷售符合PC/104規(guī)范的嵌入式板卡 。6.4 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6.4.1 內(nèi)部總線內(nèi)部總線- PCI總線 微處理器飛速發(fā)展使增強(qiáng)的總線標(biāo)準(zhǔn)如EISA和MCA也顯得落后。這種發(fā)展的不同步，造成硬盤、視頻卡和其他一些高速外設(shè)只能通過一個(gè)慢速而且狹窄的路徑傳輸數(shù)據(jù)，使CPU高性能受到很大影響。從結(jié)構(gòu)上看，局部總線好像是在ISA總線和CPU之間又插入一級(jí)，將一些高速外設(shè)如圖形卡、網(wǎng)絡(luò)適配器和硬盤控制器

47、等從ISA總線上卸下，直接通過局部總線掛接到CPU總線上，使之與高速CPU總線相匹配。 PCI總線總線(Peripheral Component Interconnect，外圍設(shè)備互連總線)是1992以Intel公司為首設(shè)計(jì)的一種先進(jìn)的高性能局部總線。它支持64位數(shù)據(jù)傳送、多總線主控模塊和線性猝發(fā)讀寫和并發(fā)工作方式 。6.4 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6.4.1 內(nèi)部總線內(nèi)部總線- PCI總線PCI局部總線的主要特點(diǎn)如下 ： 高性能：PCI總線標(biāo)準(zhǔn)是一套系統(tǒng)解決方案。能提高硬盤性能，出色地配合影像、圖形及各種高速外圍設(shè)備的要求。 線性猝發(fā)傳輸：可確?？偩€不斷滿載數(shù)據(jù)。能更有效地運(yùn)用總線的帶寬傳送數(shù)據(jù)，以

48、減少無謂的地址操作。 采用總線主控和同步操作：總線主控讓具有處理能力的外圍設(shè)備暫時(shí)接管總線，加速執(zhí)行高吞吐量、高優(yōu)先級(jí)的任務(wù)。同步操作可保證微處理器能與這些總線主控同時(shí)操作。 即插即用(Plug Play)功能：用戶在安裝擴(kuò)展卡時(shí)，系統(tǒng)BIOS根據(jù)該擴(kuò)展卡的信息，自動(dòng)為插卡分配存儲(chǔ)地址、端口地址、中斷和某些定時(shí)信息。6.4 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6.4.1 內(nèi)部總線內(nèi)部總線- PCI總線PCI局部總線的主要特點(diǎn)如下 ： PCI總線與CPU異步工作：PCI總線的工作頻率與CPU工作頻率無關(guān)，可適合各種不同類型和頻率的CPU?？捎糜谂_(tái)式機(jī)、便攜機(jī)、服務(wù)器和工作站。 PCI獨(dú)立于處理器的結(jié)構(gòu)形成一種獨(dú)特的

49、中間緩沖器設(shè)計(jì)，將中央處理器子系統(tǒng)與外圍設(shè)備分開。 兼容性強(qiáng)：與ISA、EISA及MCA完全兼容。這種兼容能力能保障用戶的投資。 低成本：PCI的芯片將大量系統(tǒng)功能高度集成，節(jié)省邏輯電路，耗用較少的線路板空間，使成本降低。6.4 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6.4.1 內(nèi)部總線內(nèi)部總線- PCI總線 PCI總線主要性能：總線時(shí)鐘頻率為33.3MHz/66.6MHz，總線寬度為32位/64位，最大數(shù)據(jù)傳輸速率為133MHz/266MHz，支持64位尋址，適應(yīng)5V和3.3V電源環(huán)境 用PCI總線構(gòu)建的計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)框圖如圖6.12所示。 CPU/Cache/DRAM通過一個(gè)PCI橋連接。外設(shè)板卡，如SCSI卡

50、、網(wǎng)卡、聲卡、視頻卡、圖像處理卡等高速外設(shè)，掛接在PCI總線上?；綢/O設(shè)備，或一些兼容ISA總線的外設(shè)，掛接在ISA總線上。ISA總線與PCI總線之間由擴(kuò)展總線橋連接。在圖6.12中，PCI總線與ISA總線，或者PCI總線與ESIA總線，PCI總線與MCA總線并存在同一系統(tǒng)中，使在總線換代時(shí)間里，各類外設(shè)產(chǎn)品有一個(gè)過渡期 。處理器CacheDRAM聲卡視頻卡橋/存儲(chǔ)控制器PCI 局部總線網(wǎng)卡圖像卡擴(kuò)展總線橋基本 I/O設(shè)備SCSI 卡其它總線顯示器硬盤硬盤圖6.12 PCI計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)圖6.4 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6.4.1 內(nèi)部總線內(nèi)部總線- PCI-Express總線 PCI-Expre

51、ss（簡(jiǎn)稱PCI-E）是最新的總線和接口標(biāo)準(zhǔn)，原名稱為“3GIO”，由英特爾提出。后交由PCI-SIG認(rèn)證發(fā)布后改名為“PCI-Express”。目標(biāo)是全面取代現(xiàn)行的總線標(biāo)準(zhǔn)，最終實(shí)現(xiàn)總線標(biāo)準(zhǔn)的統(tǒng)一。它的主要優(yōu)勢(shì)是數(shù)據(jù)傳輸速率高，可達(dá)10GB/s以上，而且還有相當(dāng)大的發(fā)展?jié)摿?。 PCI-Express和PCI不同的是實(shí)現(xiàn)了傳輸方式從并行到串行并行到串行的轉(zhuǎn)變。PCI-Express采用點(diǎn)對(duì)點(diǎn)的串行連接方式點(diǎn)對(duì)點(diǎn)的串行連接方式，這和以前的并行通道大為不同，它允許和每個(gè)設(shè)備建立獨(dú)立的數(shù)據(jù)傳輸通道。不用再向整個(gè)系統(tǒng)請(qǐng)求帶寬，這樣可輕松實(shí)現(xiàn)其他接口設(shè)備可望而不可及的高帶寬。6.4 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6

52、.4.1 內(nèi)部總線內(nèi)部總線- PCI-Express總線 PCI-Express接口根據(jù)總線接口對(duì)位寬的要求不同而有所差異，分為PCI-Express1X、2X、4X、8X、16X甚至32X。由此PCI-Express的接口長(zhǎng)短也不同。1X最小，往上側(cè)越大。同時(shí)PCI-Express不同接口還可以向下兼容其他PCI-Express小接口的產(chǎn)品。即PCI-Express4X的設(shè)備可以插在PCI-Express8X或16X上進(jìn)行工作。 PCI-Express16X圖形接口將包括兩條通道，一條可由顯卡單獨(dú)到北橋，而另一條則可由北橋單獨(dú)到顯卡，每條單獨(dú)的通道均將擁有4GB/s的數(shù)據(jù)帶寬可充分避免因帶寬

53、所帶來的性能瓶頸問題 。6.4 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6.4.1 內(nèi)部總線內(nèi)部總線- PCI-Express總線PCI-Express有如下新功能： （1）性能：PCI-Express只需要從芯片組中引出很少引腳，使主板布線難度大大降低（引線比PCI總線減少約75），具有高帶寬和傳輸速度，配置靈活性也優(yōu)于PCI。 （2）多種連接方式：PCI-Express總線可“走出機(jī)箱”。PCI-Express可同現(xiàn)在的USB或Fire wire一樣通過計(jì)算機(jī)上的接口同外部采用相應(yīng)符合PCI-Express的設(shè)備進(jìn)行連接和通訊。 （3）點(diǎn)對(duì)點(diǎn)總線：PCI-Express總線采用了點(diǎn)對(duì)點(diǎn)技術(shù)，每個(gè)PCI-Expre

54、ss設(shè)備都直接同系統(tǒng)芯片交流，不存在帶寬問題。 （4）高級(jí)功能：可使用多種不同信號(hào)協(xié)議。具有高級(jí)電源管理和監(jiān)視功能，所有的PCI-Express設(shè)備都支持熱插拔。 （5）跨平臺(tái)兼容性：現(xiàn)在使用的符合PCI2.3規(guī)范的板卡將可在低帶寬PCI-Express插槽上使用。6.4 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6.4.2 外部總線外部總線- IDE總線 IDE總線是Compaq公司聯(lián)合Western Digital公司專門為主機(jī)和硬盤子系統(tǒng)連接而設(shè)計(jì)的外部總線，也適用于和軟盤、光驅(qū)的連接，IDE也稱ATA接口。 IDE通過40芯扁平電纜將主機(jī)和磁盤子系統(tǒng)或光盤子系統(tǒng)相連，1個(gè)IDE接口最多連接2個(gè)設(shè)備，大多數(shù)微機(jī)系

55、統(tǒng)中設(shè)置2個(gè)IDE接口，可連接4個(gè)設(shè)備。 EIDE在IDE基礎(chǔ)上通過多方面的技術(shù)改進(jìn)，性能得到很大提高，EIDE后來稱為ATA-2。不久又推出了傳輸率更高的ATA33和ATA66。前者傳輸率為33MB/sp，后者傳輸率為66MB/s，目前最新的接口標(biāo)準(zhǔn)為ATA-300。6.4 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6.4.2 外部總線外部總線- SISC總線 SISC是一種并行通信總線，也是流行的用于小型機(jī)、工作站和服務(wù)器中的外部設(shè)備接口，在微機(jī)系統(tǒng)中用得較少。它可用來連接硬盤，還可連接外部設(shè)備。設(shè)備可是硬盤陣列、光盤、激光打印機(jī)、掃描儀等。 SCSI的發(fā)， 展經(jīng)歷了以下幾個(gè)階段： SCSI-1：SCSI-1的最大

56、傳輸率為4MB/s，最多連接七個(gè)設(shè)備。 SCSI-2、Wide-SCSI：傳輸速率為10MB/s或20MB/S，可連接設(shè)備最多可達(dá)15個(gè)。 SCSI-3、Ultra Wide-SCSI：傳輸速率可達(dá)20MB/s或40MB/s。 Ultra2 SCSI：目前應(yīng)用廣泛，采用雙通道提高傳輸速率，8位數(shù)據(jù)總線上達(dá)40MB/s速率，16位寬度可達(dá)80MB/s速率。 Ultra 3 SCSI：最新SCSI接口標(biāo)準(zhǔn)，傳輸率可達(dá)320MB/s 。6.4 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6.4.2 外部總線外部總線- SISC總線 SCSI接口有很多優(yōu)點(diǎn) ： （1）優(yōu)秀的多重任務(wù)特性和穩(wěn)定的傳輸速率：優(yōu)秀的多重任務(wù)特性和穩(wěn)定的

57、傳輸速率：最多可接16臺(tái)設(shè)備，由于SCSI的傳輸特性與IDE有很大的不同，因此無論是突發(fā)模式還是常規(guī)模式，甚至一個(gè)接口接有多外設(shè)情況，SCSI都可保持相同的傳速速率，使得在多設(shè)備同時(shí)工作時(shí)互相影響極小。 。（2）相對(duì)獨(dú)立的高級(jí)命令系統(tǒng)相對(duì)獨(dú)立的高級(jí)命令系統(tǒng)：優(yōu)化一組指令使其具有更高的執(zhí)行效率，同時(shí)緩解了輸入輸出操作對(duì)CPU的占用率問題 。（3）高速的傳輸速率高速的傳輸速率 ：最快速率可達(dá) 幾百M(fèi)B/s。 6.4 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)6.4.2 外部總線外部總線- SISC總線 RS-232-C總線是目前常用的一種串行通訊總線。它是在1970年由美國(guó)電子工業(yè)協(xié)會(huì)（EIA）聯(lián)合貝爾系統(tǒng)、調(diào)制解調(diào)器廠家

58、及計(jì)算機(jī)終端生產(chǎn)廠家共同制定的用于串行通訊的標(biāo)準(zhǔn)。它的全名是“數(shù)據(jù)終端設(shè)備（DTE）和數(shù)據(jù)通訊設(shè)備（DCE）之間串行二進(jìn)制數(shù)據(jù)交換接口技術(shù)標(biāo)準(zhǔn)”。 RS-232-C總線定義了機(jī)械特性標(biāo)準(zhǔn)和電氣特性標(biāo)準(zhǔn)。6.4.2 外部總線外部總線- RS-232-C總線機(jī)械特性機(jī)械特性 RS-232-C總線的接口連接器采用總線的接口連接器采用DB-9插頭和插座，其中插頭和插座，其中陽性插頭陽性插頭(DB-9-P)與計(jì)算機(jī)相連，陰性插座與計(jì)算機(jī)相連，陰性插座(DB-9-S)與外與外設(shè)相連，有的設(shè)備上也使用設(shè)相連，有的設(shè)備上也使用DB-25連接器連接器6.4.2 外部總線外部總線- RS-232-C總線機(jī)械特性機(jī)

59、械特性 常用常用9根引腳根引腳分兩類：一類是基本的數(shù)據(jù)傳送引腳，另一分兩類：一類是基本的數(shù)據(jù)傳送引腳，另一類是用于調(diào)制解調(diào)器的控制和反映其狀態(tài)的引腳類是用于調(diào)制解調(diào)器的控制和反映其狀態(tài)的引腳 基本數(shù)據(jù)傳送引腳：基本數(shù)據(jù)傳送引腳：TXD、RXD、GND(2、3、7引腳引腳) TXD為數(shù)據(jù)發(fā)送引腳，數(shù)據(jù)發(fā)送時(shí)，數(shù)據(jù)由該引腳發(fā)出，為數(shù)據(jù)發(fā)送引腳，數(shù)據(jù)發(fā)送時(shí)，數(shù)據(jù)由該引腳發(fā)出，不傳送數(shù)據(jù)時(shí)，異步串行通信接口維持該引腳為邏輯不傳送數(shù)據(jù)時(shí)，異步串行通信接口維持該引腳為邏輯“1”。 RXD為數(shù)據(jù)接收引腳，來自通信線的數(shù)據(jù)信息由該引腳進(jìn)為數(shù)據(jù)接收引腳，來自通信線的數(shù)據(jù)信息由該引腳進(jìn)入接收設(shè)備。入接收設(shè)備。 G

60、ND為信號(hào)地，該引腳為所有電路提供參考電位為信號(hào)地，該引腳為所有電路提供參考電位6.4.2 外部總線外部總線- RS-232-C總線機(jī)械特性機(jī)械特性 MODEM控制和狀態(tài)引腳控制和狀態(tài)引腳分為兩組，一組為分為兩組，一組為DTR、RTS，負(fù)，負(fù)責(zé)從計(jì)算機(jī)通過責(zé)從計(jì)算機(jī)通過RS-232C接口送給接口送給MODEM，其中，其中DTR數(shù)據(jù)數(shù)據(jù)終端準(zhǔn)備好引腳，用于通知終端準(zhǔn)備好引腳，用于通知MODEM計(jì)算機(jī)準(zhǔn)備好了，可以計(jì)算機(jī)準(zhǔn)備好了，可以通信了；通信了；RTS請(qǐng)求發(fā)送引腳，用于通知請(qǐng)求發(fā)送引腳，用于通知MODEM計(jì)算機(jī)請(qǐng)求計(jì)算機(jī)請(qǐng)求發(fā)送數(shù)據(jù)發(fā)送數(shù)據(jù) 另一組為另一組為DSR、CTS、CD、RI，負(fù)責(zé)接收