飛思卡爾單片機(jī)增強(qiáng)型定時(shí)器計(jì)數(shù)器ECT

1、基準(zhǔn)計(jì)時(shí)器的核心仍然是一個(gè) 16 位的可編程計(jì)數(shù)器，其時(shí)鐘源來(lái)自一個(gè)預(yù)分頻器。該計(jì)時(shí)器可以被應(yīng)用于多個(gè)方面，包括在對(duì)輸入波形進(jìn)行測(cè)量的同時(shí)產(chǎn)生一個(gè)輸出波形。波形的脈寬可以在幾微秒到數(shù)秒的范圍內(nèi)變化。 增強(qiáng)型定時(shí)器模塊（ECT）的結(jié)構(gòu)框圖如下，ECT功能相當(dāng)于高速的I/O口，由一個(gè)4位預(yù)分頻器、一個(gè)16位自由運(yùn)行計(jì)數(shù)器，8個(gè)16位IC/OC通道，2個(gè)16位脈沖累加器以及一個(gè)16位模數(shù)遞減計(jì)數(shù)器組成。 ECT實(shí)際上是一個(gè)16位的可編程計(jì)數(shù)器，它的基本時(shí)鐘頻率可以通過(guò)預(yù)分頻器設(shè)置，用于產(chǎn)生波形輸出，測(cè)量輸入波形，統(tǒng)計(jì)脈沖個(gè)數(shù)，可以作為定時(shí)中斷功能和獨(dú)立時(shí)鐘基準(zhǔn)。2、運(yùn)行模式 停止：由于時(shí)鐘停止，計(jì)時(shí)

2、器和計(jì)數(shù)器均關(guān)閉。凍結(jié)：計(jì)時(shí)器和計(jì)數(shù)器均保持運(yùn)行，直到 TSCR($06)的 TSFRZ 位被置 1。 等待：計(jì)數(shù)器保持運(yùn)行，直到 TSCR($06)的 TSWAI 位被置 1。正常：計(jì)時(shí)器和計(jì)數(shù)器均保持運(yùn)行，直到 TSCR($06)的 TEN 位和 MCCTL($26)的 MCEN 位被分別清 0。IC 通道組 IC 通道組由四個(gè)標(biāo)準(zhǔn)的緩沖通道 IC0-IC3 和四個(gè)非緩沖通道 IC4-IC7 組成， 兩部分的基本功能都是捕捉外部事件發(fā)生的時(shí)刻，但是緩沖通道除了 ICOC 寄存器 TCn 外，還設(shè)有保持寄存器 TCnH，此外還在入口設(shè)置了延遲計(jì)數(shù)器，用來(lái)提高抗干擾能力。非緩沖通道沒(méi)有保持寄存

3、器，入口也沒(méi)有延遲計(jì)數(shù)器，但每個(gè)通道入口設(shè)置了一個(gè) 2 輸入端的多路器，事件觸發(fā)信號(hào)可以是來(lái)自本通道的輸入引腳 PORTn，也可以是來(lái)自其關(guān)聯(lián)通道 PORT(n-4)的延遲計(jì)數(shù)器輸出，使用更加靈活。當(dāng)延遲功能有效時(shí)，輸入引腳檢測(cè)到一個(gè)有效的邊沿后，延遲計(jì)數(shù)器開(kāi) 始對(duì) P 時(shí)鐘(模塊時(shí)鐘)進(jìn)行計(jì)數(shù)，當(dāng)?shù)竭_(dá)設(shè)定的計(jì)數(shù)值后，延遲計(jì)數(shù)器在其輸出 端有條件地產(chǎn)生一個(gè)脈沖，這個(gè)條件就是延遲前后的引腳電平相反。這樣可以避免對(duì)窄輸入脈沖做出反應(yīng)。延遲計(jì)數(shù)結(jié)束后，計(jì)數(shù)器自動(dòng)清除。輸入信號(hào)兩個(gè)有 效邊沿之間的持續(xù)時(shí)間必須大于設(shè)定的延遲時(shí)間。 在 ECT 中，所有 IC 通道均設(shè)置了覆蓋保護(hù)功能，可以通過(guò)寄存器 I

4、COVW設(shè)置是否允許某個(gè)通道用新的捕捉結(jié)果覆蓋上一個(gè)結(jié)果。 對(duì)于緩沖的 IC 通道 PT0-PT3，還具有鎖存與隊(duì)列兩種工作方式。在鎖存方式下，每個(gè)有效的引腳事件只將自由定時(shí)器的值放入捕捉寄存器 TCn，而 TCn 到保持寄存器 TCnH 的傳送必須依賴(lài)遞減模數(shù)計(jì)數(shù)器回 0 或者其他強(qiáng)制鎖存命令 才能實(shí)現(xiàn)，這時(shí) IC 的工作情形與第 6 章的 TIM 模塊相似。在隊(duì)列方式下(圖 7-2)， TCn 與 TCnH 形成了一個(gè)類(lèi)似先進(jìn)先出的隊(duì)列，每個(gè)捕捉結(jié)果從 TCn 進(jìn)入，然 后隨著下一個(gè)捕捉結(jié)果的到來(lái)移入 TCnH，程序可以從 TCnH 取得結(jié)果，然而這 個(gè)隊(duì)列是開(kāi)放的，即程序也可以直接從 T

5、Cn 取得捕捉結(jié)果。隊(duì)列方式為 CPU 提 供了充分的響應(yīng)時(shí)間。 由于 PAC0-3 與 IC0-3 共享相同的引腳，而且共享入口的邏輯，因此在兩種 方式下，PAI 與 IC 都可以同時(shí)工作，對(duì)同一引腳進(jìn)行記錄，前者記錄脈沖或者 邊沿的數(shù)量，后者記錄具體的時(shí)刻。 模數(shù)遞減計(jì)數(shù)器 16 位遞減模數(shù)計(jì)數(shù)器(MDC)可以用作時(shí)鐘基準(zhǔn)，產(chǎn)生周期性的中斷請(qǐng)求， 也可用于將 IC 寄存器和脈沖累加器的值鎖存到各自的保持寄存器中。鎖存動(dòng)作 可以通過(guò)程序設(shè)定為周期性的或一次性的。MDC 的時(shí)鐘頻率可通過(guò)獨(dú)立的定標(biāo) 器設(shè)定，內(nèi)部設(shè)有定時(shí)常數(shù)寄存器，可以實(shí)現(xiàn)自動(dòng)重裝載，但 MDC 的常數(shù)寄存 器與 MDC 計(jì)數(shù)器

6、使用相同的地址，加載時(shí)通過(guò)特殊的時(shí)序?qū)崿F(xiàn)。 每當(dāng) MDC 回 0 時(shí)，將在給定的時(shí)間段內(nèi)控制貯和 PAI 寄存器的內(nèi)容向各自 的緩沖寄存器傳輸。反映了 MDC 在 IC、PAI 系統(tǒng)中的作用。脈沖累加器 脈沖累加器由 4 個(gè) 8 位的通道 PAC0-PAC3 組成，可以通過(guò)級(jí)聯(lián)形成兩個(gè) 16 位通道 PACA、PACB，它可以統(tǒng)計(jì)輸入引腳上出現(xiàn)的有效邊沿的數(shù)量，也可以統(tǒng)計(jì)有效電平出現(xiàn)的累計(jì)時(shí)間。各個(gè)通道的 8 位保持寄存器是與 4 個(gè)緩沖 IC 通 道相關(guān)聯(lián)的，它們共享邊沿檢測(cè)與延遲電路。當(dāng) IC 工作在兩種不同的隊(duì)列方式 時(shí)， PAC 保持寄存器也處于不同的工作狀態(tài)，在鎖存方式下，PCnH 的加載依 靠 MDC 計(jì)數(shù)器或者強(qiáng)制命令實(shí)現(xiàn)，而在隊(duì)列方式下，則依靠 IC 通道的 TCnH 讀命令?？梢?jiàn)在 ECT 模塊下， IC 與 PAI 的工作聯(lián)系更加緊密。 此外，脈沖累加器還有飽和記憶功能，當(dāng) 8 位的脈沖累加器計(jì)數(shù)超過(guò)$FF 后 記憶保持，而不回滾到 0，這時(shí)，計(jì)數(shù)值$FF 意味著計(jì)數(shù)已經(jīng)達(dá)到或超過(guò) 255， 如不需要，該功能可以關(guān)閉。這可以用來(lái)監(jiān)視某個(gè)通道的計(jì)數(shù)值是否已經(jīng)