FPGA芯片SOPC發(fā)射端電路設(shè)計(jì)_第1頁(yè)
FPGA芯片SOPC發(fā)射端電路設(shè)計(jì)_第2頁(yè)
FPGA芯片SOPC發(fā)射端電路設(shè)計(jì)_第3頁(yè)
FPGA芯片SOPC發(fā)射端電路設(shè)計(jì)_第4頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、本文設(shè)計(jì)基于FPGA 芯片EP3C16Q240C8N($29.1000的片上可編程系統(tǒng),該系統(tǒng)可用于實(shí)現(xiàn)IFFT運(yùn)算和接口模塊,利用可嵌入到此FPGA 芯片的NiosII 軟核處理器來(lái)實(shí)現(xiàn)數(shù)據(jù)傳輸和控制。功能電路中的ADI 的數(shù)字上變頻芯片AD9957($26.1000和可控增益芯片AD8369($5.2560用于實(shí)現(xiàn)DAB 基帶信號(hào)的上變頻和信號(hào)放大。這套DAB 發(fā)射機(jī)電路板尺寸為100cm*160cm,經(jīng)過(guò)測(cè)試,能很好的完成發(fā)射,具有較高的可靠性。DAB 發(fā)射機(jī)是數(shù)字音頻廣播重要組成部分。DAB 技術(shù)是歐洲尤里卡項(xiàng)目之一,目前已經(jīng)非常成熟.DAB 采用先進(jìn)的數(shù)字技術(shù),正交分頻復(fù)用技術(shù)(OF

2、DM,能以極低的數(shù)據(jù)傳輸率及失真下傳送CD 質(zhì)量之立體聲節(jié)目,可解決傳統(tǒng)模擬廣播接收不良及干擾問(wèn)題.DAB 發(fā)射系統(tǒng)包括信源編碼。信道編碼。時(shí)間交織。頻率交織.OFDM 調(diào)制和射頻部分。射頻部分包括上變頻和增益放大,用來(lái)把基帶信號(hào)搬移到發(fā)射頻率上并將其放大。FPGA 技術(shù)不斷進(jìn)步,成本和功耗不斷下降的同時(shí)性能和容量在大幅上升,FPGA 也代替MCU 越來(lái)越多的嵌入到系統(tǒng)中去。為了便于系統(tǒng)集成,本文設(shè)計(jì)FPGA 系統(tǒng)嵌入到DAB 發(fā)射系統(tǒng)中,使得開(kāi)發(fā)變得方便靈活,同時(shí)也降低了成本。FPGA 的SOPC 系統(tǒng)構(gòu)成 該系統(tǒng)硬件框圖如圖1所示。系統(tǒng)中FPGA采用ALTERA 公司的CycloneIII

3、 系列芯片EP3C16Q240C8N($29.1000.FPGA 中的NiosII 軟核處理器完成數(shù)據(jù)的控制和指令傳送,還可以在FPGA 上實(shí)現(xiàn)OFDM 調(diào)制。配置芯片選用EPCS16($16.9600,片外擴(kuò)展存儲(chǔ)器為IS42S16100-7T.框圖中,功能電路是用來(lái)實(shí)現(xiàn)DAB 發(fā)射功能的,它包括數(shù)字上變頻(其中已經(jīng)包括A/D 和D/A 轉(zhuǎn)換。信號(hào)放大.USB 傳輸?shù)取8鶕?jù)DAB 發(fā)射系統(tǒng)設(shè)計(jì)可以得出系統(tǒng)中各個(gè)單元所需的資源:邏輯單元。寄存器。引腳。內(nèi)存。乘法器單元。鎖相環(huán)分別為8839.4719.104.202752bits.6和1.這款芯片為QPFP 封裝。配置電路 FPGA 芯片按配置

4、速度快慢依次為:Active($222.2000parallel(AP模式.Fast passiveparallel(FPP模式.Active($ 222.2000serial($566.8500(AS模式.Passive serial($566.8500(PS模式。另外還有用于調(diào)試的Joint Test Action Group(JTAG模式。本文FPGA 同時(shí)配置AS 模式和JTAG 模式。根據(jù)cycloneIII 的數(shù)據(jù)手冊(cè),配置方案由MSEL 引腳決定。當(dāng)使用AS 和JTAG 兩種方式時(shí),MSEL3:0為“010”。如圖2所示為ATERA 給出的AS 和JTAG 配置電路。ASAS 模式是指FPGA 的EPCS 控制器發(fā)出讀取數(shù)據(jù)的信號(hào),從而把串行FLASH($44.9500 (EPCS系列芯片的數(shù)據(jù)讀入FPGA 中,實(shí)現(xiàn)對(duì)FPGA 的編程。配置數(shù)據(jù)通過(guò)FPGA 的DATA0引腳送入,數(shù)據(jù)被同步在DCLK 輸入上,1個(gè)時(shí)鐘周期傳送1位數(shù)據(jù)。本文中選取的配置芯片EPCS16($16.9600SI8,有16Mbits 的存儲(chǔ)空間,可以支持DCLK 時(shí)鐘工作在20MHz 和40MHz.JTAG 接口是一個(gè)業(yè)界標(biāo)準(zhǔn)接口,主要用于芯片測(cè)試等功能.ALTERA 的FPGA 基本上都可以支持JTAG 命令來(lái)配置FPGA 的方式,而且JTAG 配置方式比其他任何方式優(yōu)先級(jí)高.JTAG

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論