帶ARM核的雙CPU數(shù)字信號(hào)處理器

1、 帶ARM 核的雙CPU 數(shù)字信號(hào)處理器北京理工大學(xué)徐英慧馬忠梅摘要關(guān)鍵詞主要介紹美國TI 公司最新推出的定點(diǎn)數(shù)字信號(hào)處理器TMS320VC5470的結(jié)構(gòu)、功能及特性。對(duì)集成到該器件中的TMS320C54x 數(shù)字信號(hào)處理器和ARM7TDMIRISCMCU 及其兩者的連接分別作了介紹。對(duì)選用TMS320VC5470作為數(shù)字信號(hào)處理器構(gòu)建嵌入式系統(tǒng)有一定的參考價(jià)值。TMS320VC5470DSPMCUTMS320C54xARM7TDMI引言TM S320VC5470(簡(jiǎn)稱5470是集成了基于T M S320C54x 體系結(jié)構(gòu)的D SP 子系統(tǒng)和基于ARM7TDMI 核的RISC 微控制器子系統(tǒng)的雙

2、CPU 定點(diǎn)數(shù)字信號(hào)處理器。它與以前的器件相比,提高了速度、降低了功耗,并且在很大程度上提高了編程靈活性,有利于對(duì)產(chǎn)品的軟硬件升級(jí),用于實(shí)現(xiàn)具有特殊功能的產(chǎn)品。通過合理安排軟硬件資源,還可以節(jié)省投資,加速上市時(shí)間。1T M S 320V C 5470特性及功能框圖 集成了1個(gè)TMS320C54x 體系結(jié)構(gòu)的DSP 和1個(gè)ARM7TDMI RISC MCU 的雙CPU 處理器; 帶有72K ×16位集成SRAM 的16位低功耗DSP ,速度可高達(dá)100 MHz ; 用于DSP 和MCU 子系統(tǒng)的先進(jìn)電源管理和低功耗模式; 集成的DSP 子系統(tǒng)外圍,包括2個(gè)高速的全雙工多通道緩沖串口Mc

3、BSPs ,使DSP 核可以與編解碼器(CODEC 直接接口;具有6個(gè)獨(dú)立通道的DMA 控制器;ARM 端接口(port int erface 為M CU 子系統(tǒng)和DSP 子系統(tǒng)的CPU 之間進(jìn)行有效的信息交換提供了2K ×16位的共享存儲(chǔ)器接口;外存儲(chǔ)器接口EMIF (External M em or yI nt er Face;可以將外部總線周期擴(kuò)展到14個(gè)機(jī)器周期的軟件可編程等待狀態(tài)發(fā)生器;1個(gè)用于控制功能的軟件可編程的硬件定時(shí)器;可編程的鎖相環(huán)PLL 時(shí)鐘發(fā)生器。 帶有16K 字節(jié)集成SRAM和仿真性能增強(qiáng)型的ARM7TDMI RISC 微控制器核,使運(yùn)行速度可高達(dá)47.5

4、MHz ; 集成的MCU 子系統(tǒng)外圍,包括通用異步收發(fā)器UART 、支持SIR 協(xié)議的UART/IrDA 接口、串行外圍接口SPI 、36個(gè)通用I/O 引腳、 I 2C 接口、2個(gè)通用定時(shí)器、1個(gè)看門狗定時(shí)器、中斷處理器、支持Flash/SRA M/SDRAM/ROM 的外部存儲(chǔ)器接口、對(duì)MCU 外圍靈活的時(shí)鐘管理、可編程的鎖相環(huán)時(shí)鐘發(fā)生器。 基于片上掃描的仿真邏輯,DSP 和MCU 核的IEEE 標(biāo)準(zhǔn)1149.1+(JTAG 邊界掃描邏輯; 支持DSP 和MCU 核的基于掃描的仿真。圖1為TMS320VC5470器件的功能框圖。此器件由DSP 和MCU 2個(gè)子系統(tǒng)構(gòu)成。圖1TMS320VC5

5、470功能框圖外部DSP 存儲(chǔ)器時(shí)鐘Flash ,SDRAM I C 設(shè)備2小鍵盤通用I/O 收發(fā)器收發(fā)器 2D S P子系統(tǒng)功能介紹DSP子系統(tǒng)是基于TMS320C54x、片上存儲(chǔ)器和外圍的,并且與其它的C54x產(chǎn)品代碼兼容。DSP子系統(tǒng)包括DSP CPU核、用于產(chǎn)生時(shí)鐘的鎖相環(huán)、與外部并行設(shè)備連接的接口、1個(gè)定時(shí)器、72K字的RAM、2個(gè)多通道緩沖串口、1個(gè)允許MCU訪問DSP 子系統(tǒng)某部分存儲(chǔ)器映射的接口以及1個(gè)JTAG接口。(1DSP核5470器件中DSP子系統(tǒng)的定點(diǎn)數(shù)字信號(hào)處理器(DSP采用的是先進(jìn)的改進(jìn)型哈佛體系結(jié)構(gòu),其中有1條程序存儲(chǔ)器總線和3條數(shù)據(jù)存儲(chǔ)器總線。此處理器提供具有高

6、度并行性的算術(shù)邏輯單元(ALU、專用硬件邏輯、片上存儲(chǔ)器以及附加的片上外設(shè)。DSP操作的速度和靈活性的基礎(chǔ)是其高度專用性的指令集。程序和數(shù)據(jù)空間的分離以及4條并行總線允許對(duì)程序的指令和數(shù)據(jù)進(jìn)行同時(shí)訪問,每條總線訪問不同的存儲(chǔ)器空間以實(shí)現(xiàn)不同的DSP操作,從而提供了高度的并行性。在1個(gè)單周期中可以執(zhí)行2次讀操作和1次寫操作。并行存儲(chǔ)的指令和特定應(yīng)用的指令可以完全利用這種結(jié)構(gòu)。另外,數(shù)據(jù)可以在數(shù)據(jù)和程序空間之間進(jìn)行傳輸。這種并行性保證了包含算術(shù)、邏輯和位運(yùn)算的強(qiáng)大的操作指令集都可以在1個(gè)機(jī)器周期內(nèi)完成。DSP子系統(tǒng)還包含1個(gè)專門用于在線仿真的仿真端口,此端口直接被TI公司的擴(kuò)展型開發(fā)系統(tǒng)(XDS硬

7、件仿真器訪問并提供仿真。除此以外,5470的DSP子系統(tǒng)還包含控制機(jī)制,用于管理重復(fù)操作、函數(shù)調(diào)用和DSP中斷。(2DSP存儲(chǔ)器5470器件提供72K字的片上RAM如下:40K字的程序空間單邊訪問RAM(SARAM、16K字的數(shù)據(jù)空間雙邊訪問RAM(DARAM和16K字的數(shù)據(jù)空間單邊訪問R A M(SARAM。每一個(gè)DARAM塊可以在1個(gè)機(jī)器周期內(nèi)執(zhí)行2次DSP訪問。DSP子系統(tǒng)在1個(gè)機(jī)器周期內(nèi)還可以執(zhí)行對(duì)分離的存儲(chǔ)塊的多個(gè)訪問。在一次正常的復(fù)位之后,地址0x0000 0x7FFF之間的數(shù)據(jù)空間RA M塊只被映射為數(shù)據(jù)存儲(chǔ)空間,地址0x060000x0FFFF之間的程序空間RAM塊只被映射為程

8、序空間。DSP存儲(chǔ)器映射有2種模式:正常模式和API啟動(dòng)模式。復(fù)位、中斷和陷阱向量均位于程序空間。當(dāng)出現(xiàn)陷阱時(shí),處理器將陷阱地址加載到程序計(jì)數(shù)器(PC,并從這個(gè)向量位置開始執(zhí)行代碼。器件復(fù)位后,復(fù)位、中斷和陷阱向量映射到程序空間的地址FF80h。然而這些向量可以通過加載中斷向量指針(IPTR重新使之映射到程序空間中的任何128字頁面的開始地址。(3DSP寄存器5470器件有27個(gè)存儲(chǔ)器映射的CPU寄存器(MMR,它們映射到地址為0H1FH之間的數(shù)據(jù)存儲(chǔ)器空間。此器件還有1個(gè)與外圍相關(guān)的存儲(chǔ)器映射的寄存器組。5470器件的分體切換控制寄存器BSCR(Bank-Sw i t chi ngCont

9、r olRegi st er既控制著與5409類似的分體切換等待狀態(tài)的發(fā)生,也控制著5470的一些特性。分體切換等待狀態(tài),指DSP子系統(tǒng)交叉訪問程序或數(shù)據(jù)存儲(chǔ)器空間內(nèi)的存儲(chǔ)器分體邊界時(shí),自動(dòng)插入1個(gè)周期。當(dāng)交叉訪問數(shù)據(jù)空間和程序空間的邊界時(shí),也會(huì)自動(dòng)插入1個(gè)分體切換等待狀態(tài)。BSCR所控制的5470的特性包括對(duì)一些DSP子系統(tǒng)外存儲(chǔ)器接口功能配置的控制,以及一些有關(guān)MCU可以用來訪問DSP子系統(tǒng)某RAM部分接口的內(nèi)容。BSCR寄存器還為DSP提供了一些對(duì)ARM編程接口的控制,這一機(jī)制使得MCU可以訪問數(shù)字信號(hào)處理器的內(nèi)部RAM部分。此外,還包括對(duì)API 模式(APIM ODE位、1個(gè)MCU中斷

10、(HINT位、DSP存儲(chǔ)器映射選擇(ABMDIS位的控制。圖2給出了BSCR寄存器的位結(jié)構(gòu),表1列出了各字段的功能。(4DSP外圍DSP子系統(tǒng)提供了與5409類似的高速全雙工串口2個(gè)多通道緩沖串口(McBSPs。它們?cè)试S 圖2分體切換控制寄存器 與其它的54x設(shè)備、編解碼器及系統(tǒng)中的其它設(shè)備進(jìn)行直接接口。DSP子系統(tǒng)包括1個(gè)6通道的DMA控制器,用于執(zhí)行獨(dú)立的數(shù)據(jù)傳輸。在DMA控制器進(jìn)行DMA 傳輸時(shí)有幾點(diǎn)限制:第1,DMA控制器不能訪問通常在程序空間的RAM,不能訪問在MCU子系統(tǒng)中執(zhí)行的RAM,不能訪問在DSP數(shù)據(jù)空間與API接口連接的RAM;第2,DMA控制器不能在McBSP DRR 和

11、DXR寄存器之間進(jìn)行數(shù)據(jù)傳輸,不能在McBSP D RR或DXR寄存器與外部資源之間進(jìn)行數(shù)據(jù)傳輸;第3,DMA控制器不能對(duì)外部資源進(jìn)行32位的訪問。MCU和DSP之間通過片上共享的API存儲(chǔ)器進(jìn)行信息交換。A PI存儲(chǔ)器是一個(gè)8K×16位字的DARAM(Dual-Access RAM塊。API存儲(chǔ)器還可以被DSP用作通用數(shù)據(jù)或程序DARAM。在這個(gè)電路中,只有DSP存儲(chǔ)器有DARAM。API通過分體切換控制寄存器可以選擇兩種操作模式之一:共享訪問模式SAM(Shared-Access Mode和主機(jī)模式HOM(Host-Only Mode。在SAM模式下,DSP 和MCU都可以訪問A

12、PI存儲(chǔ)器,來自MCU的異步主機(jī)訪問在內(nèi)部被重新同步。如果DSP和MCU試圖在同一時(shí)間進(jìn)行訪問操作,那么MCU進(jìn)行優(yōu)先訪問,而DSP則等待1個(gè)周期。當(dāng)DSP處于IDLE1模式時(shí),SAM可以運(yùn)行。在HOM模式下,只有MCU 可以訪問API存儲(chǔ)器,對(duì)于DSP則禁止讀寫訪問。當(dāng)DSP從一個(gè)復(fù)位相退出時(shí),缺省配置是SAM模式。當(dāng)DSP處于正常操作模式或IDLE1模式時(shí),通常選擇SAM模式;當(dāng)DSP處于IDLE2或IDLE3模式時(shí),通常選擇HOM模式。(5DSP電源管理DSP子系統(tǒng)具有3種省電模式,分別由IDLE1、IDLE2和IDLE3指令激活。在這3種模式下,C54x DSP 核進(jìn)入睡眠狀態(tài),從而與

13、正常模式相比大大降低了功耗。這3種模式的區(qū)別在于對(duì)芯片內(nèi)部模塊的關(guān)閉程度及喚醒方式不同。在IDLE1模式下,關(guān)閉除DSP系統(tǒng)時(shí)鐘以外的所有DSP活動(dòng)。因?yàn)橄到y(tǒng)時(shí)鐘要用于DSP子系統(tǒng)外圍模塊,所以DSP外圍電路能夠繼續(xù)工作。這樣,外圍(例如串口和定時(shí)器則可以使DSP離開省電狀態(tài)。在IDLE2模式下,同時(shí)關(guān)閉DSP子系統(tǒng)的外圍及DSP核,但是DSP子系統(tǒng)的鎖相環(huán)(PLL時(shí)鐘放大器則仍將保持活動(dòng)狀態(tài)以便可以從IDLE2狀態(tài)快速恢復(fù)。由于DSP子系統(tǒng)的外圍在這種模式下被關(guān)閉,它們不能像IDLE1那樣通過產(chǎn)生中斷來喚醒C54x。然而,由于外圍的完全關(guān)閉使功耗大大地降低了。為了終止IDLE2,可以通過復(fù)位

14、或激活中斷0來實(shí)現(xiàn)。IDLE3模式與IDLE2模式類似,只不過它還將關(guān)閉鎖相環(huán)(PLL電路。IDLE3用于獲得最小可能的DSP功耗。另外,如果系統(tǒng)要求C54x運(yùn)行在較低的速度下以節(jié)省功耗,那么IDLE3狀態(tài)允許從外部重新配置DSP PLL。與IDLE2一樣,通過復(fù)位或激活中斷0可以終止IDLE3。3M C U子系統(tǒng)功能介紹5470 MCU子系統(tǒng)包括TI公司的增加了仿真特性的ARM7TDMI微處理器核以及一些外圍,包括SPI和I2C接口、通用異步收發(fā)器、定時(shí)器、通用輸入/輸出接口和外部存儲(chǔ)器接口。MCU子系統(tǒng)提供4K×32位的通用RAM和4K×32位的以太網(wǎng)包RAM。(1MC

15、U核MCU子系統(tǒng)使用TI公司的增加了仿真特性的ARM7TDMIE核,它是ARM公司ARM7TDMI核的一種衍生品。ARM7TDMI處理器核是ARM7 Thumb 家族中的一種,是一種低功耗的32位RISC處理器,并且結(jié)合了Th umb 16位的壓縮指令集。這種微處理器可以通過執(zhí)行32位或16位指令來處理32位、16位或8位數(shù)據(jù)。由于引入Thumb而獲得的卓越的代碼密度,可以降低對(duì)存儲(chǔ)器大小的需求,并且可以從16位寬的存儲(chǔ)器獲得32位的系統(tǒng)性能,從而降低了系統(tǒng)的成本。MCU存儲(chǔ)器空間包括內(nèi)部RAM、內(nèi)部外圍、用于訪問外存儲(chǔ)器和外設(shè)的區(qū)域以及外部SDRAM。(2MCU存儲(chǔ)器接口MCU存儲(chǔ)器接口通過

16、1條32位寬的數(shù)據(jù)總線使MCU與內(nèi)部及外部的存儲(chǔ)器和外部設(shè)備連接。這條總線支持MCU訪問8位、16位和32位的數(shù)據(jù)。所有的外圍控制寄存器均為32位,因此只能使用32位的操作進(jìn)行訪問。MCU存儲(chǔ)器接口允許端配置,以便保證所有的外部設(shè)備工作在同樣的端模式下。MCU存儲(chǔ)器接口還提供對(duì)外部訪問的管理,所支持的外部設(shè)備包括ROM(Flash、SRAM和SDRAM。外部數(shù)據(jù)總線是一種32位的雙向總線。MCU對(duì)內(nèi)部外圍和內(nèi)部存儲(chǔ)器的訪問通常在0等待狀態(tài)執(zhí)行。SDRAM 刷新周期使任何MCU訪問發(fā)生延遲。MCU對(duì)外部SDRAM存儲(chǔ)器訪問的定時(shí)由SDRA M接口寄存器控制。API接口用于MCU對(duì)DSP存儲(chǔ)器中的

17、某一小部 分進(jìn)行訪問,它提供了一條通向DSP子系統(tǒng)中的API RAM的16位數(shù)據(jù)通路。所有的32位事務(wù)被分成2個(gè)16位的API事務(wù)。API接口支持向連續(xù)的訪問操作之間可編程地插入等待狀態(tài),以保證MCU 子系統(tǒng)和DSP子系統(tǒng)之間的信號(hào)同步。(3MCU外圍5470 MCU子系統(tǒng)的外圍主要包括通用異步收發(fā)器(UART接口、串行外圍接口(SPI、通用I/O 口、I2C接口、定時(shí)器和中斷控制器。UART模塊通過2個(gè)64位深的先進(jìn)先出堆棧對(duì)處理器接收到的字符數(shù)據(jù)執(zhí)行從串行到并行的轉(zhuǎn)換,并對(duì)處理器傳輸?shù)淖址麛?shù)據(jù)執(zhí)行從并行到串行的轉(zhuǎn)換。SPI是一個(gè)雙向的3路接口,用于為從或向外部設(shè)備進(jìn)行的數(shù)據(jù)傳輸提供一個(gè)3路

18、串行接口。這個(gè)串口完全由MCU存儲(chǔ)器接口控制。它是基于一個(gè)循環(huán)移位寄存器的,允許2種傳輸模式,即并行輸入、串行輸出和串行輸入、并行輸出。5470提供36個(gè)通用I/O口(G PIO,它們可以通過內(nèi)部寄存器配置成讀或?qū)懩Ｊ健＿@些G PIO被分成2組: G PIO(19:0和KBG PIO(15:0。KBG PIO是鍵盤G PIO引腳,它們當(dāng)中有些具有內(nèi)部上拉電阻,但其進(jìn)行的操作與G PIO(19:0引腳類似。主I2C接口模塊為MCU子系統(tǒng)總線和I2C引腳之間提供了1個(gè)接口,它允許MCU控制與I2C引腳連接的外部設(shè)備。I2C接口實(shí)際上是一個(gè)并行到串行和串行到并行的轉(zhuǎn)換器。從MCU接收的并行數(shù)據(jù)必須在

19、I2C總線上轉(zhuǎn)換為適當(dāng)?shù)拇懈袷絺鬏斀o外部設(shè)備,從I2C總線上接收的串行數(shù)據(jù)必須轉(zhuǎn)換為適當(dāng)?shù)牟⑿懈袷絺鬏斀oMCU。5470 MCU子系統(tǒng)包括3個(gè)16位的定時(shí)器,它們可被配置為“”自動(dòng)加載或“倒計(jì)數(shù)到0并停止”2種模式。當(dāng)定時(shí)器計(jì)數(shù)到0時(shí),向MCU 產(chǎn)生1個(gè)中斷。定時(shí)器0可被配置為看門狗定時(shí)器或通用定時(shí)器,定時(shí)器1和定時(shí)器2為通用定時(shí)器?？撮T狗定時(shí)器在倒計(jì)數(shù)為0時(shí)復(fù)位MCU子系統(tǒng),以避免用戶程序被死循環(huán)阻塞而使程序失去控制。MCU子系統(tǒng)的中斷控制器對(duì)MCU子系統(tǒng)的16個(gè)中斷源(IRQ015進(jìn)行優(yōu)先權(quán)和屏蔽控制。它還可以將這些中斷劃分為MCU的2種中斷輸入:nIRQ (低優(yōu)先級(jí)中斷請(qǐng)求和nFIQ(

20、快速中斷請(qǐng)求。它既可以從內(nèi)部模塊也可以從外部的芯片環(huán)境中接收中斷。外部中斷可以通過G PIO和/或KBG PIO引腳提供。(4MCU的省電模式M CU及其子系統(tǒng)外圍可以通過設(shè)置CLKM_ REG和WAKEUP_REG 2個(gè)寄存器的適當(dāng)位被關(guān)閉和喚醒。在MCU關(guān)閉之前,由軟件來負(fù)責(zé)將ARM_ CLO CK設(shè)置為旁路或低頻模式。由來自某外圍的第1個(gè)中斷將MCU喚醒。(5MCU外部時(shí)鐘管理5470器件由外圍時(shí)鐘輸入信號(hào)REFCLK提供時(shí)鐘定時(shí)。5470 REFCLK輸入不提供時(shí)鐘振蕩器,所以它必須由遇到VIH和VIL請(qǐng)求的方形波輸入信號(hào)來驅(qū)動(dòng)。DSP和MCU 子系統(tǒng)的時(shí)鐘都是通過使用鎖相環(huán)由REFC

21、LK衍生的。復(fù)位或加電之后,2個(gè)子系統(tǒng)中各自CLKMD寄存器的內(nèi)容由各自鎖相環(huán)上可編程內(nèi)部端口的狀態(tài)決定。對(duì)于MCU子系統(tǒng),這些內(nèi)部端口是硬連線的,所以缺省模式下的可編程性能是不可用的。對(duì)于DSP子系統(tǒng),DSP PLL的可編程內(nèi)部端口與寄存器DSP_REG的輸出相連接,此寄存器由RISC處理器控制。這樣在MCU子系統(tǒng)的控制下,DSP PLL的缺省值則允許為可編程的。圖3為時(shí)鐘管理模塊框圖。MCU子系統(tǒng)有3種運(yùn)行模式:PLL(正常情況下模式、DIV模式和省電模式。在省電模式下,輸入時(shí)鐘頻率被一個(gè)大數(shù)(5121023相除。當(dāng)把MCU子系統(tǒng)時(shí)鐘模塊配置為省電運(yùn)行模式時(shí),如果使用一個(gè)小于512的值做除數(shù),則將導(dǎo)致時(shí)鐘停止。與DSP時(shí)鐘相似,MCU子系統(tǒng)時(shí)鐘也是由輸入時(shí)鐘(REFCLK的擴(kuò)縮版本衍生的。RISC使用的PLL與DSP PLL一樣,因此,RISC處理器使用與DSP 相同的最小輸入時(shí)鐘頻率限制和擴(kuò)縮值(scalin g val ue。(6初始化RESET是復(fù)位DSP和MCU子系統(tǒng)的主復(fù)位輸入。RESET_OUT信號(hào)在MCU的控制下可用于復(fù)位 圖3時(shí)鐘管理模塊 外部設(shè)備。當(dāng)MCU子系統(tǒng)被復(fù)位時(shí),MCU程序計(jì)數(shù)器從地址0x00000000開始執(zhí)行;當(dāng)DSP子系統(tǒng)被復(fù)位時(shí),DSP程序計(jì)數(shù)器從地址0xFF8