用PLD實(shí)現(xiàn)智力競(jìng)賽搶答器的設(shè)計(jì)與調(diào)試

1、用PLD 實(shí)現(xiàn)智力競(jìng)賽搶答器的設(shè)計(jì)與調(diào)試蘇友平1,畢四軍2(1.蘭州大學(xué)信息科學(xué)與工程學(xué)院,甘肅蘭州730000;2.蘭州大學(xué)物理科學(xué)與技術(shù)學(xué)院,甘肅蘭州730000摘要:本文以GAL 來實(shí)現(xiàn)智力競(jìng)賽搶答器為例,著重闡述可編程技術(shù)在數(shù)字邏輯電路實(shí)驗(yàn)中的重要地位和作用。并深入了解開發(fā)芯片的全過程。關(guān)鍵詞:PLD ;GAL ;數(shù)據(jù)處理器;控制器中圖分類號(hào):TH714.8TP331.1隨著數(shù)字集成電路技術(shù)的高速發(fā)展和計(jì)算機(jī)技術(shù)深入到各個(gè)領(lǐng)域,數(shù)字電子技術(shù)發(fā)展呈現(xiàn)出系統(tǒng)集成化、設(shè)計(jì)自動(dòng)化、用戶專業(yè)化、和測(cè)試智能化的優(yōu)勢(shì)。數(shù)字邏輯電路的計(jì)算機(jī)輔助設(shè)計(jì)與分析技術(shù)EDA (Electronic Design

2、 Automation -電子設(shè)計(jì)自動(dòng)化已成為數(shù)字電子電路系統(tǒng)分析和設(shè)計(jì)的有力工具,并已發(fā)展成為電子學(xué)領(lǐng)域的重要分支。使用可編程邏輯器件(Programmable Logical Device ,簡稱PLD ,借助計(jì)算機(jī)輔助軟件來進(jìn)行數(shù)字邏輯電路的設(shè)計(jì)和模擬調(diào)試的方法,對(duì)于中大規(guī)模綜合性的應(yīng)用題目,具有設(shè)計(jì)簡單、結(jié)構(gòu)優(yōu)化、修改容易和實(shí)現(xiàn)方便等優(yōu)點(diǎn),可有效提高數(shù)字邏輯電路綜合實(shí)驗(yàn)?zāi)芰ΑＶ橇Ω?jìng)賽搶答器的設(shè)計(jì)與調(diào)試是數(shù)字邏輯電路實(shí)驗(yàn)中的綜合性題目,我們讓學(xué)生分別用T TL 和GAL (Generic Array Logic 器件對(duì)比完成此題目,得到的結(jié)論是,用T TL 來實(shí)現(xiàn)則電路復(fù)雜、插線很多;而

3、用集成度很高的GAL 器件來實(shí)現(xiàn),可以大大簡化電路結(jié)構(gòu),而且這種以PC 機(jī)與面包板相結(jié)合的開放性實(shí)驗(yàn)方式,使學(xué)生在輕松、有趣的環(huán)境下更加深入的理解、掌握所學(xué)的數(shù)字邏輯電路課程知識(shí),培養(yǎng)EDA 軟件的應(yīng)用設(shè)計(jì)能力。1設(shè)計(jì)環(huán)境1.1ABE L 語言及關(guān)鍵詞AB EL 語言是Data I/O 公司開發(fā)的一種可編程邏輯器件的設(shè)計(jì)語言,它可支持絕大多數(shù)可編程邏輯器件。我們主要使用的是AB EL 硬件描述語言。1.2邏輯器件簡介(1可編程邏輯器件(Programmable LogicalDevice 簡稱PLD ,它是用來實(shí)現(xiàn)多輸入和多輸出邏輯的器件。(2通用邏輯陣列(G eneric Array Log

4、ic ,簡稱G AL ,是一種把選擇器集成在芯片中,通過這些選擇器來切換芯片內(nèi)部的電路結(jié)構(gòu),使其有更好的通用性的器件。G AL 是一種可用電擦除的、可重復(fù)的(可擦除重寫100次以上編程的高速PLD 。數(shù)據(jù)可保存20年以上。G AL 的輸出結(jié)構(gòu)由一個(gè)邏輯輸出宏單元(OLMC ,通過對(duì)它的編程,使G AL 由多種輸出方式:包括寄存器型輸出方式、組合邏輯輸出方式、并可控制三態(tài)輸出門,所以其應(yīng)用顯得非常靈活。(3PLD 的開發(fā)過程利用PLD 進(jìn)行邏輯設(shè)計(jì),首先,根據(jù)邏輯要求,明確功能描述。對(duì)于組合邏輯,由功能描述,建立真值表,邏輯表達(dá)式;對(duì)于時(shí)序邏輯,由功能描述建立時(shí)序圖,狀態(tài)圖,邏輯表達(dá)式。據(jù)此,選

5、擇適合的PLD 器件,把定義的信號(hào)名分配給邏輯器件的引腳(包括輸入和輸出,并按軟件要求的格式寫出輸入源文件。然后進(jìn)行匯編(也可以同時(shí)進(jìn)行仿真,形成J EDEC 文件。最后,把J ED EC 文件寫在給配制有該器件的由電腦控制的編程器,再實(shí)現(xiàn)對(duì)器件的編程(即所謂"熔絲"。2設(shè)計(jì)要求及方案2.1設(shè)計(jì)要求搶答器要具有快速響應(yīng)、及時(shí)顯示、截止時(shí)間、自動(dòng)還原等功能,設(shè)計(jì)時(shí)就要考慮:(1搶答器應(yīng)具有數(shù)碼鎖存、顯示功能,搶答組數(shù)分為七組,即序號(hào)1、2、3、4、5、6、7,優(yōu)先搶答者按本組序號(hào)開關(guān),組號(hào)立即鎖存到L ED 顯示器上,同時(shí)封鎖所有組號(hào)。第22卷第1期2006年1月甘肅科技Ga

6、nsu Science and TechnologyV ol.22N o.1J an.2006(2系統(tǒng)設(shè)置外部控制鍵,置于"清除"位置,L ED 顯示器自動(dòng)清零滅燈。(3搶答器定時(shí)為30s ,外部控制鍵置于"啟動(dòng)"位置后,要求:30s 定時(shí)器開始工作;揚(yáng)聲器要短暫報(bào)警;發(fā)光二極管亮燈。(4搶答者在30s 內(nèi)進(jìn)行搶答,搶答有效,終止定時(shí);30s 定時(shí)到,無搶答者本次搶答無效,系統(tǒng)短暫報(bào)警,發(fā)光二極管滅燈 。圖12.2系統(tǒng)劃分的設(shè)計(jì)任何一個(gè)數(shù)字系統(tǒng),一般都是由輸入部件,輸出部件,數(shù)據(jù)處理部件(在計(jì)算機(jī)中,該部件又分為兩部分,即運(yùn)算器和存儲(chǔ)器和控制部件組成,參

7、見圖1。控制部件對(duì)前三部分進(jìn)行控制,該部件一般有若干個(gè)輸入信號(hào),被控制電路狀態(tài)反饋信號(hào),和若干個(gè)輸出控制信號(hào)。輸出控制信號(hào)是按一定時(shí)序產(chǎn)生的。這些部件稱為子系統(tǒng)或單元。凡是沒有控制部件的電路,都不能算作是一個(gè)完整獨(dú)立的數(shù)字系統(tǒng)。一定要對(duì)控制電路有一個(gè)足夠的認(rèn)識(shí)。2.3用狀態(tài)轉(zhuǎn)換圖設(shè)計(jì),對(duì)PLD 來說很方便現(xiàn)在假定有7個(gè)搶答鍵(用一片GAL22V10大概可以作到9個(gè),這里選7個(gè),這樣就有8個(gè)狀態(tài),其中一個(gè)狀態(tài)是沒有任何按鍵的搶答狀態(tài),也叫它為無效狀態(tài),另外7個(gè)狀態(tài)對(duì)應(yīng)著7種按鍵搶答。設(shè)7個(gè)按鍵分別為I1,I2,I7,高電平有效,并且按優(yōu)先級(jí)高低依次降低。8個(gè)狀態(tài)用Q2Q1Q0表示,000為初態(tài),

8、也是無效態(tài)。001111分別對(duì)應(yīng)著I1I7。于是,可畫出它的狀態(tài)轉(zhuǎn)換圖,如圖2所示 。圖2圖中條件:C1=I1I2I3I4I5I6I7=1XXXXXX ,C2=01XXXXX ,C3=001XXXX ,C7=0000001.(1輸入變量和輸出變量的確定:輸入變量有:I1I7,CL K 時(shí)鐘,SR 復(fù)位/啟動(dòng)(0/1,CP 30秒定時(shí)器的基本時(shí)鐘,EN 30秒到信號(hào)。輸出變量有:,Q2,Q1,Q0狀態(tài)信號(hào),同時(shí)是數(shù)顯碼的低三位,BI 數(shù)碼管滅燈信號(hào),C K 系統(tǒng)時(shí)鐘形成信號(hào),接至CL K ,CP130秒定時(shí)器的輸入信號(hào),它是CP 由經(jīng)過"啟動(dòng)"門控制而來的,L L ED 指示

9、燈亮信號(hào)。L1L ED 的滅燈信號(hào)。這樣,有11個(gè)輸入,8個(gè)輸出。(2管腳分配輸入:CL K ,I1I7,SR ,CP ,EN 111;輸出:C K ,Q2,Q1,Q0,B I ,L ,CP1,L123,22,21,20,19,18,17,16。3具體電路實(shí)現(xiàn)(1程序源代碼:編寫出AB EL 程序。下面是我們編寫的參考源文件S16.ABL 。"S16.ABL -源文件名,module competition "程序名稱叫competition ,flag -r3,-t1"1級(jí)測(cè)試S16device p22v10;"編程文件叫S16.J ED ,器件工業(yè)名

10、"inp utCL K ,I1,I2,I3,I4,I5,I6,I7,SR ,CP ,EN PIN 1,2,3,4,5,6,7,8,9,10,11;"outp utQ2,Q1,Q0PIN 22,21,20;C K ,BI ,L ,CP1PIN 23,19,18,17;Q2,Q1,Q0istype pos ,REG ;"Q2,Q1,Q0是寄存器輸出C K ,BI ,L ,CP1istype com ,pos ;"這些是組合輸出44甘肅科技第22卷C ,X =.C.,.X.;"以下是定義 S =Q2,Q1,Q0;S0=0;S1=1;S2=2;S3=3

11、;S4=4;S5=5;S6=6;S7=7;equatio ns "以下是邏輯方程,C K =(I1#I2#I3#I4#I5#I6#I7#EN &SR &!BI ;Q0.re =!SR ;"Qi 的復(fù)位信號(hào)是/SR CP1=SR &CP &!B I ;BI =!(!Q2&!Q1&!Q0;L =SR &(!Q2&!Q1&!Q0&!EN ;STA TE_DIA GRAM S ;state S0:case (I1:S1;(!I1&I2:S2;(!I1&!I2&I3:S3;(!I1

12、&!I2&!I3&I4:S4;(!I1&!I2&!I3&!I4&I5:S 5;(!I 1&!I 2&!I 3&!I 4&!I 5&I 6:S 6;(!I 1&!I 2&!I 3&!I 4&!I 5&!I 6&I 7:S 7;(EN :S0;endcase state S1:goto S1;state S2:goto S2;state S3:goto S3;state S4:goto S4;stateS5:goto S5;state S6:goto S6

13、;state S7:goto S7;test_vectors (CL K ,SR ,EN ,I1,I2,I3,I4,I5,I6,I7,S->S ,L "以下是仿真測(cè)試0,0,0,0,0,0,0,0,0,0,X->0,0;"清零0,1,0,0,0,0,0,0,0,0,0->0,1;C ,1,0,1,X ,X ,X ,X ,X ,X ,0->1,0;0,0,0,0,0,0,0,0,0,0,X->0,0;C ,1,0,0,1,X ,X ,X ,X ,X ,0->2,0;end"此段程序結(jié)束(23.J ED 文件:程序匯編通過后,用AB

14、 EL軟件對(duì)程序進(jìn)行編譯,編譯通過后可產(chǎn)生熔絲圖文件(3.J ED 。(3熔絲:用可編程邏輯器,將GAL22V10B 正確放入編程器中,調(diào)用產(chǎn)生的熔絲圖文件(3.J ED ,將其寫入GAL 芯片中。(4電路調(diào)試:按照?qǐng)D3所示,接通電路, 進(jìn)行圖3調(diào)試。30秒到定時(shí)部分由計(jì)數(shù)器和555定時(shí)器短促報(bào)警結(jié)束本次搶答。注意用PLD 設(shè)計(jì)電路的特點(diǎn),不要直接套用上面的電路。GAL 適用于復(fù)雜的組合電路,也適用于復(fù)雜的組合電路和時(shí)序電路的混合電路,但對(duì)純觸發(fā)器組成的電路和脈沖電路,GAL 就沒有什么優(yōu)越性了。所以,30秒定時(shí)電路和音響電路就不要用GAL 實(shí)現(xiàn)。4結(jié)論采用PLD 器件課程設(shè)計(jì)的最大特點(diǎn)是實(shí)驗(yàn)者省去了耗費(fèi)大量時(shí)間的設(shè)計(jì)、選用很多元器件進(jìn)行布線,省去了組裝所需的大量時(shí)間,不存在競(jìng)爭(zhēng)冒險(xiǎn)問題,又消除了因電路接觸不良而導(dǎo)致的故障。用GAL 芯片來實(shí)現(xiàn)系統(tǒng)的設(shè)計(jì),可以使學(xué)生從枯燥煩瑣的工作中解脫出來,更快速有效的完成實(shí)驗(yàn),這不僅能提高學(xué)生對(duì)數(shù)字邏輯電路課程設(shè)計(jì)重要性的更深認(rèn)識(shí),也能提高學(xué)生的計(jì)算機(jī)應(yīng)用能力,開拓思路。使學(xué)生對(duì)EDA 強(qiáng)大的實(shí)現(xiàn)價(jià)值與PLD 的強(qiáng)大功能有了進(jìn)一步的認(rèn)識(shí),并深入解了開發(fā)GAL 芯片的全過