第15章組合邏輯電路

1、電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路第第15章章 組合邏輯電路組合邏輯電路15.1 組合邏輯電路的分析組合邏輯電路的分析：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無關(guān)；電路結(jié)構(gòu)中無反饋環(huán)路（無記憶）。電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路ABCF&邏輯圖邏輯圖邏輯表邏輯表達(dá)式達(dá)式 1 1 最簡與或最簡與或表達(dá)式表達(dá)式 2 ABX BCY CAZ XYZF 2 CABCABFACBCABXYZF 15.1.1 組合邏輯電路的分析組合邏輯電路的分析電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路A B CF0 0 00 0 10 1 00 1

2、 11 0 01 0 11 1 01 1 100010111最簡與或最簡與或表達(dá)式表達(dá)式 3 真值表真值表CABCABF 3 4 電路的邏電路的邏輯功能輯功能當(dāng)輸入A、B、C中有2個或3個為1時，輸出F為1，否則輸出F為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。 4 電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路Z1111ABCFXY1邏輯圖邏輯圖BBACBABYXZFBYXZBAYCBAX邏輯表邏輯表達(dá)式達(dá)式BABBABBACBAF最簡與或最簡與或表達(dá)式表達(dá)式電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路真值表真值表A

3、 B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111100ABCY&用與非門實現(xiàn)用與非門實現(xiàn)電路的輸出F只與輸入A、B有關(guān)，而與輸入C無關(guān)。F和A、B的邏輯關(guān)系為：A、B中只要一個為0，F(xiàn)=1；A、B全為1時，F(xiàn)=0。所以F和A、B的邏輯關(guān)系為與非運算的關(guān)系。電路的邏輯功能電路的邏輯功能ABBAF電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路ABCFXYZ&1&邏輯圖邏輯圖邏輯表邏輯表達(dá)式達(dá)式最簡與或最簡與或表達(dá)式表達(dá)式ABCCABCBABCAZYXFABCCZABCBYABCAXABCCBACBACBAF)(電工電子技術(shù)電工電子

4、技術(shù) 第第15章組合邏輯電路章組合邏輯電路真值表真值表電路的邏輯功能電路的邏輯功能A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110000001由真值表可知，當(dāng)3個輸入變量A、B、C取值一致時，輸出F=1，否則輸出F=0 。所以這個電路可以判斷3個輸入變量的取值是否一致，故稱為判一致電路。電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路邏輯圖邏輯圖邏輯表邏輯表達(dá)式達(dá)式最簡與或最簡與或表達(dá)式表達(dá)式Y(jié)&A&F1F2BCBCBCAFBCAF21BCABCBCAFBCAF21電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路真值表

5、真值表電路的邏輯功能電路的邏輯功能A B CF1 F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 01 01 01 10 10 10 11 1由真值表可知，當(dāng)3個輸入變量A、B、C表示的二進(jìn)制數(shù)小于或等于2時，F(xiàn)1=1；當(dāng)這個二進(jìn)制數(shù)在4和6之間時， F2=1 ；而當(dāng)這個二進(jìn)制數(shù)等于3或等于7時F1和F2都為1。因此，這個邏輯電路可以用來判別輸入的3位二進(jìn)制數(shù)數(shù)值的范圍。電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路15.1.2 組合邏輯電路的綜合組合邏輯電路的綜合真值表真值表電路功電路功能描述能描述：設(shè)計一個樓上、樓下開關(guān)的控制邏輯電路

6、來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為F。并設(shè)開關(guān)A、B擲向上方時為1，擲向下方時為0；燈亮?xí)rF為1，燈滅時F為0。根據(jù)邏輯要求列出真值表。 1 窮舉法 1 BA220VF實際電路圖：A BF0 00 11 01 11001電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路 2 邏輯表達(dá)式邏輯表達(dá)式或卡諾圖或卡諾圖最簡與或最簡與或表達(dá)式表達(dá)式化簡 3 2 ABBAF已為最簡與或表達(dá)式 4 邏輯變換邏輯變換 5 邏輯電路圖邏輯電路圖ABF=1用

7、與非門實現(xiàn)BAY用同或門實現(xiàn)ABF&1&1電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路真值表真值表電路功電路功能描述能描述：用與非門設(shè)計一個交通報警控制電路。交通信號燈有紅、綠、黃3種，3種燈分別單獨工作或黃、綠燈同時工作時屬正常情況，其他情況均屬故障，出現(xiàn)故障時輸出報警信號。設(shè)紅、綠、黃燈分別用A、B、C表示，燈亮?xí)r其值為1，燈滅時其值為0；輸出報警信號用F表示，燈正常工作時其值為0，燈出現(xiàn)故障時其值為1。根據(jù)邏輯要求列出真值表。 1 1 A B CFA B CF0 0 00 0 10 1 00 1 110001 0 01 0 11 1 01 1 10111電工電子技術(shù)電工

8、電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路 2 邏輯表達(dá)式邏輯表達(dá)式最簡與或最簡與或表達(dá)式表達(dá)式 3 2 4 邏輯變換邏輯變換ABCCABCBACBAF 3 ACABCBABBACCCABCBACBAABCCABABCCBAF)()( 4 ACABCBAF 電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路 5 邏輯電路圖邏輯電路圖ACABCBAF 5 ABCF&111電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路真值表真值表電路功能電路功能描述描述：用與非門設(shè)計一個舉重裁判表決電路。設(shè)舉重比賽有3個裁判，一個主裁判和兩個副裁判。杠鈴?fù)耆e上的裁決由每一個裁判按

9、一下自己面前的按鈕來確定。只有當(dāng)兩個或兩個以上裁判判明成功，并且其中有一個為主裁判時，表明成功的燈才亮。設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為F，根據(jù)邏輯要求列出真值表。 1 1 A B CFA B CF0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 ABCCABCBAF 2 邏輯表達(dá)式邏輯表達(dá)式電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路ABCF& 3 最簡與或最簡與或表達(dá)式表達(dá)式 4 5 邏輯變換邏輯變換邏輯電邏輯電路圖路圖 3 4 5 ACABFACABBBACCCABCBAABCCABABCABC

10、CABCBAF)()(電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路 旅客列車按發(fā)車的優(yōu)先級別依次分為特快、直快和普客3種，若有多列列車同時發(fā)出發(fā)車的請求，則只允許其中優(yōu)先級別最高的列車發(fā)車。試設(shè)計一個優(yōu)先發(fā)車的排隊邏輯電路。真值表真值表電路功電路功能描述能描述 1 1 設(shè)輸入變量為A、B、C，分別代表特快、直快和普客3種列車，有發(fā)車請求時其值為1，無發(fā)車請求時其值為0。輸出發(fā)車信號分別用F1、F2、F3表示，F(xiàn)1=1表示允許特快列車發(fā)車， F2=1表示允許直快列車發(fā)車， F3=1表示允許普客列車發(fā)車。根據(jù)3種列車發(fā)車的優(yōu)先級別，可列出該優(yōu)先發(fā)車的排隊邏輯電路的真值表。電工電子

11、技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路A B CF1 F2 F30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 01 0 01 0 01 0 01 0 0 2 邏輯表達(dá)式邏輯表達(dá)式及化簡及化簡 2 CBAFBABCACBAFAABCCABCBACBAF321真值表真值表電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路 3 畫邏輯圖畫邏輯圖 3 F3AF2&11F1BCCBAFBAFAF321電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路使用與非門設(shè)計一個3輸入、3輸出的組合邏輯電

12、路。輸出F1、F2、F3為3個工作臺，由3個輸入信號A、B、C控制，每個工作臺必須接收到兩個信號才能工作：當(dāng)A、B有信號時F1工作，B、C有信號時F2工作，C、A有信號時F3工作。真值表真值表電路功電路功能描述能描述 1 1 設(shè)A、B、C有信號時其值為1，無信號時其值為0；F1、F2、F3工作時其值為1，不工作時其值為0。根據(jù)要求，可列出該問題的真值表。電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路A B CF1 F2 F30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 00 0 00 1 00 0 00 0 11 0 01 1

13、 1 2 邏輯表達(dá)式邏輯表達(dá)式及化簡及化簡 2 CAABCCBAFBCABCBCAFABABCCABF321電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路 3 畫邏輯圖畫邏輯圖 3 CAFBCFABF321F3AF2&1F1BC&1&1電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路15.2 中規(guī)模組合邏輯電路的應(yīng)用中規(guī)模組合邏輯電路的應(yīng)用15.2.1 編碼器編碼器二進(jìn)制編碼器二進(jìn)制編碼器實現(xiàn)編碼操作的電路稱為。輸入 輸 出 Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1

14、 1 0 1 1 1 3位位二二進(jìn)進(jìn)制制編編碼碼器器輸輸入入8個互斥的信號輸個互斥的信號輸出出3位二進(jìn)制代碼位二進(jìn)制代碼真真值值表表電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1Y2 Y1 Y0由或門構(gòu)成111邏邏輯輯表表達(dá)達(dá)式式邏邏輯輯圖圖電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路I7 I6 I5 I4 I3 I2 I1Y2 Y1 Y0&由與非門構(gòu)成1111111753107632176542IIIIYIIIIYIII

15、IY電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路15.2.2 譯碼器譯碼器二進(jìn)制譯碼器二進(jìn)制譯碼器譯碼器就是把一種代碼轉(zhuǎn)換為另一種代碼的電路。把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實現(xiàn)譯碼操作的電路稱為。設(shè)二進(jìn)制譯碼器的輸入端為n個，則輸出端為2n個，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個輸出中只有一個為1（或為0），其余全為0（或為1）。二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為。還有：、。電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路3位二進(jìn)制譯碼器位二進(jìn)制譯碼器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10

16、 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表輸輸入入：3位二進(jìn)制代碼位二進(jìn)制代碼輸輸出出：8個互斥的信號個互斥的信號電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0

17、Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0邏輯表達(dá)式邏輯表達(dá)式邏輯圖邏輯圖電路特點電路特點：與門組成的陣列：與門組成的陣列3 線-8 線譯碼器電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路集成二進(jìn)制譯碼器集成二進(jìn)制譯碼器74LS138 16 15 14 13 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 S2 S3 S1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 S2 S3 S1(a) 引腳排列圖(b) 邏輯功能示意圖A2、A1、A0為二進(jìn)制譯碼輸入端，為譯碼輸出端（低電平有效），S1、為選通控制端。當(dāng)、時，譯碼器處于譯碼狀態(tài)；當(dāng)、時，譯碼器處于禁止?fàn)顟B(tài)。 07 YY2S3S11S032 SS01S132 SS電工電子技術(shù)電工電子技術(shù) 第第15章組合邏輯電路章組合邏輯電路輸 入使 能選 擇輸 出S1 32SS A2 A1 A001234567 Y