一種數(shù)字頻率計(jì)的設(shè)計(jì)調(diào)研報(bào)告書(shū)

1、. . . . 本科生畢業(yè)論文(設(shè)計(jì))調(diào)研報(bào)告9 / 11一種數(shù)字頻率計(jì)的設(shè)計(jì)一、 課題介紹（一） 課題主要目標(biāo)任務(wù)設(shè)計(jì)的目標(biāo)任務(wù) 1.基于單片機(jī)設(shè)計(jì)一個(gè)數(shù)字頻率計(jì)。 2.熟悉51或 AVR單片機(jī)集成開(kāi)發(fā)環(huán)境，運(yùn)用C語(yǔ)言編寫(xiě)工程文件。 3.熟練應(yīng)用所選用單片機(jī)部結(jié)構(gòu)、資源，以與軟硬件調(diào)試設(shè)備的基本方法。 4.自行構(gòu)建基于單片機(jī)的最小系統(tǒng)，完成相關(guān)硬件電路的設(shè)計(jì)實(shí)現(xiàn)。 5.了解數(shù)字頻率計(jì)的工作原理和實(shí)現(xiàn)方法，以與人機(jī)交互模塊的設(shè)計(jì)。 6.學(xué)習(xí)數(shù)字檢測(cè)頻率計(jì)算法的軟硬件實(shí)現(xiàn)方法。（二） 系統(tǒng)功能與技術(shù)性能指標(biāo)完成功能 頻率計(jì)又稱(chēng)為頻率計(jì)數(shù)器，是一種專(zhuān)門(mén)對(duì)被測(cè)信號(hào)頻率進(jìn)行測(cè)量的電子測(cè)量?jī)x器。 技術(shù)要

2、求1.完成單片機(jī)最小系統(tǒng)設(shè)計(jì)； 2.精確完成頻率檢測(cè)的設(shè)計(jì)和實(shí)現(xiàn)（精度要求：檢測(cè)1V-5V頻率在1Hz-1MHz周期信號(hào)的周期，誤差不超過(guò)1%）； 3.完成軟件對(duì)硬件檢測(cè)和調(diào)試工作；簡(jiǎn)要工作原理：其最基本的工作原理為：當(dāng)被測(cè)信號(hào)在特定時(shí)間段T的周期個(gè)數(shù)為N時(shí)，則被測(cè)信號(hào)的頻率f=N/T。二、課題文獻(xiàn)綜述1、基于EDA技術(shù)的頻率計(jì)系統(tǒng)設(shè)計(jì)1） 金琳2）容提要：基于EDA技術(shù)設(shè)計(jì)的頻率計(jì)，依賴(lài)功能強(qiáng)大的計(jì)算機(jī)，利用硬件描述語(yǔ)言VHDL語(yǔ)言和EDA軟件來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)，打破了傳統(tǒng)電子電路設(shè)計(jì)方法。采用EDA技術(shù)設(shè)計(jì)的電子電路，把具有控制功能的各個(gè)模塊程序下載到一塊芯片上，它代替了原有的許許

3、多多單元電路或單片機(jī)的控制芯片和大量的外圍電路，使電子電路設(shè)計(jì)更加靈活方便。 從實(shí)驗(yàn)結(jié)果上看，采用EDA技術(shù)設(shè)計(jì)的電子電路，可以彌補(bǔ)傳統(tǒng)硬件電子電路設(shè)計(jì)中的不足。在硬件設(shè)計(jì)中不能完成的仿真實(shí)驗(yàn)可以在軟件設(shè)計(jì)中實(shí)現(xiàn)，這是EDA技術(shù)設(shè)計(jì)的最大優(yōu)點(diǎn)。同時(shí)程序在EDA軟件平臺(tái)Max+plusII上編譯仿真后使結(jié)果更加清晰，波形測(cè)試點(diǎn)讀數(shù)精確，參數(shù)調(diào)節(jié)方便。因此軟件仿真設(shè)計(jì)可以節(jié)省設(shè)計(jì)資源，減少設(shè)計(jì)步驟，縮短設(shè)計(jì)周期。3）基本工作原理：測(cè)頻的原理歸結(jié)成一句話(huà)，即在單位時(shí)間對(duì)被測(cè)信號(hào)進(jìn)行計(jì)數(shù)。圖1說(shuō)明了測(cè)頻的原理與誤差產(chǎn)生的原因。4）結(jié)論：在本次畢業(yè)設(shè)計(jì)中，我主要采用功能強(qiáng)大的計(jì)算機(jī)，利用硬件描述語(yǔ)言VH

4、DL和EDA技術(shù)設(shè)計(jì)3位十進(jìn)制數(shù)字顯示的數(shù)字式頻率計(jì)系統(tǒng)，使用時(shí)只要按照測(cè)頻量程需要，選擇合適的時(shí)基信號(hào)即閘門(mén)時(shí)間，對(duì)輸入被測(cè)信號(hào)進(jìn)行計(jì)數(shù)，即可實(shí)現(xiàn)測(cè)頻的目的。它打破了傳統(tǒng)意義上的單兀電路或單片機(jī)技術(shù)實(shí)現(xiàn)的電子電路設(shè)計(jì)方法，大大簡(jiǎn)化了電路結(jié)構(gòu)提高電路的穩(wěn)定性，節(jié)約能源。 本論文首先介紹了EDA技術(shù)的發(fā)展背景、應(yīng)用圍和設(shè)計(jì)中應(yīng)用的部分功能。接下來(lái)說(shuō)明設(shè)計(jì)的頻率計(jì)的功能，設(shè)計(jì)思路與采用的電子兀件簡(jiǎn)介，各兀器件的連接和電路布線(xiàn)。最后用HDL語(yǔ)言與匯編語(yǔ)言進(jìn)行軟件編寫(xiě)，經(jīng)過(guò)多次調(diào)試與修改，最終基本上實(shí)現(xiàn)了設(shè)計(jì)的要求。2、數(shù)字頻率計(jì)中C語(yǔ)言編程的研究1） 艾紅、王捷2）摘要：在單片機(jī)應(yīng)用系統(tǒng)中利用C語(yǔ)言

5、編程具有一定優(yōu)點(diǎn)。介紹了用C語(yǔ)言實(shí)現(xiàn)數(shù)字頻率計(jì)的軟件設(shè)計(jì)。介紹了C語(yǔ)言使用中幾個(gè)關(guān)鍵問(wèn)題。并對(duì)一數(shù)字頻率計(jì)的主程序、顯示程序中小數(shù)點(diǎn)處理程序進(jìn)行了論述。全部軟件編程不是采用常規(guī)的匯編語(yǔ)臺(tái)，而是利用C語(yǔ)言強(qiáng)大的浮點(diǎn)運(yùn)算能力，實(shí)現(xiàn)頻率計(jì)的軟件設(shè)計(jì)。因此提高了頻率計(jì)的測(cè)量精度。具有一定的實(shí)用價(jià)值。關(guān)鍵詞：頻率測(cè)量；單片機(jī)；C語(yǔ)言；周期3）C51語(yǔ)言使用中幾個(gè)關(guān)鍵問(wèn)題：在數(shù)字頻率計(jì)中，沒(méi)有采用常用的匯編語(yǔ)言，全部軟件用C語(yǔ)言編程。8051中一片機(jī)的C語(yǔ)言編譯器簡(jiǎn)稱(chēng)C51。C51程序有且僅有一個(gè)名為main的主程序。a、用#include在C語(yǔ)言源程序中包含庫(kù)文件。例如:#include<reg5

6、1.h> b、為了能直接訪(fǎng)問(wèn)特殊功能寄存器SFR, C51提供了一種自主形式的定義方法，這是標(biāo)準(zhǔn)C語(yǔ)言中所沒(méi)有的，僅適于單片機(jī)編程。例如:sfr TMOD= 0X89;c、對(duì)于片外的1/ 0擴(kuò)展，用“#define”語(yǔ)句進(jìn)行定義如:# define PORT A XBYTE0xffc0;d、實(shí)時(shí)中斷程序的編程方法。中斷函數(shù)的聲明方法如下：void <函數(shù)名>(void) interrupt中斷向量代號(hào)using部寄存器組代號(hào) 4）結(jié)論：木文的工作基礎(chǔ)是應(yīng)用單片機(jī)設(shè)計(jì)的數(shù)字頻率計(jì)利用C語(yǔ)言進(jìn)行中一片機(jī)應(yīng)用系統(tǒng)數(shù)字頻率計(jì)的設(shè)計(jì)，不僅編程簡(jiǎn)單，精度高，而且避免了匯編語(yǔ)言在進(jìn)行乘除法

7、運(yùn)算時(shí)要考慮采用浮點(diǎn)運(yùn)算的要求與匯編語(yǔ)言相比編程語(yǔ)句大大減少數(shù)字頻率計(jì)的全部軟件均經(jīng)過(guò)了調(diào)試。并進(jìn)行了誤差分析頻率的測(cè)量圍從1Hz到1M Hz，具有一定的實(shí)用價(jià)值。3、基于量程自動(dòng)轉(zhuǎn)換的頻率計(jì)設(shè)計(jì) 1） 吳建新 2）摘要：給出了基于EDA技術(shù)并結(jié)合測(cè)頻法和測(cè)周法來(lái)設(shè)計(jì)一個(gè)頻率測(cè)量系統(tǒng)的具體方案，該方案在高頻時(shí)采用測(cè)頻法，而在低頻時(shí)采用測(cè)周法，且兩種測(cè)量方法在頻率分界點(diǎn)可以自動(dòng)轉(zhuǎn)換，從而在一片F(xiàn)PGA芯片上實(shí)現(xiàn)了高低 兩種數(shù)字頻率計(jì)的設(shè)計(jì)。關(guān)鍵詞：EDA；可編程邏輯器件；數(shù)字頻率計(jì)3）系統(tǒng)仿真：設(shè)計(jì)時(shí)，可以利用EDA工具M(jìn)AX_ PLUS對(duì)VerilogHDL源設(shè)計(jì)進(jìn)行編譯、適配、優(yōu)化、邏輯綜合

8、，然后自動(dòng)地把VerilogHDL描述轉(zhuǎn)變成門(mén)級(jí)電路，進(jìn)而完成電路分析、糾錯(cuò)、驗(yàn)證、自動(dòng)布局布線(xiàn)、仿真等各項(xiàng)測(cè)試工作，最后利用編程下載程序并通過(guò)編程電纜下載數(shù)據(jù)到所用的FPGA器件中，從而完成了EDA設(shè)計(jì)工作。4）結(jié)語(yǔ)：木文介紹了使用VerilogHDL語(yǔ)言并將其下載到FPGA中來(lái)設(shè)計(jì)頻率計(jì)的方法。山于采用了全數(shù)字化設(shè)計(jì)，因此，本系統(tǒng)具有穩(wěn)定可靠、抗干擾能力強(qiáng)和現(xiàn)場(chǎng)可編程等優(yōu)點(diǎn)。該設(shè)計(jì)不必修改硬件電路，而是通過(guò)修改VerilogHDL源程序來(lái)增加一些新功能，從而滿(mǎn)足不同用戶(hù)的需要，實(shí)現(xiàn)數(shù)字系統(tǒng)硬件的軟件化。4、基于VHDL的多功能數(shù)字頻率計(jì)的設(shè)計(jì)1） 芳2）摘要：數(shù)字頻率計(jì)是近代電子技術(shù)領(lǐng)域的

9、重要測(cè)量工具之一，同時(shí)也是其他許多領(lǐng)域廣泛應(yīng)用的測(cè)量?jī)x器。它是在規(guī)定的基準(zhǔn)時(shí)間把測(cè)量的脈沖數(shù)記錄下來(lái)，換算成頻率并以數(shù)字形式顯示出來(lái)。本文主要論述了利用CPLD進(jìn)行測(cè)頻、測(cè)周、脈寬、占空比等功能的測(cè)試。它包括硬件電路和軟件編程兩部分。硬件電路主要包括電源模塊、鍵控制模塊、顯示模塊、單片機(jī)和CPLD模塊。鍵控制模塊設(shè)置5個(gè)功能鍵和3個(gè)時(shí)間選擇鍵，鍵值的讀入采用4X4小鍵盤(pán)來(lái)完成;顯示部分用譽(yù)信公司的HY 12864液晶模塊。關(guān)鍵詞：頻率計(jì)；CPLD3）頻率測(cè)量方法：直接測(cè)頻法是最基本的測(cè)量頻率的方法。其原理就是在給定的閘門(mén)信號(hào)中填入脈沖，并通過(guò)一定的計(jì)數(shù)線(xiàn)路，得到所填充的脈沖的個(gè)數(shù)，從而算出待測(cè)

10、信號(hào)的頻率或者周期。4）結(jié)論：硬件的設(shè)計(jì)在經(jīng)過(guò)準(zhǔn)備、設(shè)計(jì)、畫(huà)圖、焊接、測(cè)試階段后，基本上達(dá)到了預(yù)定的要求。第二個(gè)階段就是軟件編程了。軟件主要分為單片機(jī)的C語(yǔ)言和CPLD的VHDL程序設(shè)計(jì)。對(duì)于VHDL，根據(jù)設(shè)計(jì)的功能要求，完成各模塊的編程、仿真下載，通過(guò)編程器燒錄到電路板中。5、全同步數(shù)字頻率測(cè)量方法的研究1） 2）摘要：頻率測(cè)量不僅在工程應(yīng)用中有非常重要的意義，而且在高精度定時(shí)系統(tǒng)中也處于核心地位，正負(fù)1個(gè)計(jì)數(shù)誤差通常是限制頻率測(cè)量精度進(jìn)一步提高的重要原因。闡述了常用數(shù)字頻率測(cè)量方法的基本原理和各自?xún)?yōu)缺點(diǎn)，在分析正負(fù)1個(gè)計(jì)數(shù)誤差產(chǎn)生原因的基礎(chǔ)上，提出了利用被測(cè)信號(hào)、時(shí)鐘基準(zhǔn)和測(cè)量門(mén)限相位的全

11、同步來(lái)消除計(jì)數(shù)誤差的頻率測(cè)量方法，給出了基于FPCA實(shí)現(xiàn)該方法的實(shí)驗(yàn)原理和實(shí)驗(yàn)對(duì)比結(jié)果。關(guān)鍵詞：相位同步；頻率測(cè)量；FPCA；計(jì)數(shù)誤差3）全同步數(shù)字頻率測(cè)量方法的原理： M/T法是目前使用比較廣泛的一種頻率測(cè)量方法其核心思想是通過(guò)閘門(mén)信號(hào)與被測(cè)信號(hào)同步，將閘門(mén)時(shí)間T控制為被測(cè)信號(hào)周期的整數(shù)倍測(cè)量時(shí)，先打開(kāi)參考閘門(mén)，當(dāng)檢測(cè)到被測(cè)信號(hào)脈沖沿到達(dá)時(shí)開(kāi)始計(jì)時(shí)，對(duì)標(biāo)準(zhǔn)時(shí)鐘計(jì)數(shù);參考閘門(mén)關(guān)閉時(shí)，計(jì)時(shí)器Jl不立即停止計(jì)時(shí)，而是待檢測(cè)到被測(cè)信號(hào)脈沖沿到達(dá)時(shí)才停止計(jì)時(shí)，完成測(cè)量被測(cè)信號(hào)整數(shù)個(gè)周期的過(guò)程測(cè)量的實(shí)際閘門(mén)時(shí)間與參考閘門(mén)時(shí)間可能不完全相符，擔(dān)最大差值不超過(guò)被測(cè)信號(hào)的一個(gè)周期。4）結(jié)論：本文研究了如何利用

12、CORDIC算法在AS1C中實(shí)現(xiàn)高速高精度的直接數(shù)字頻率合成可以看到，本文所討論的基于CORDIC迭代算法的DDS不但省去了傳統(tǒng)NCO龐大的存儲(chǔ)器資源，僅用移位寄存器和加法器就可產(chǎn)生正/余弦信號(hào)，結(jié)構(gòu)簡(jiǎn)單，而且保留了一般NCO頻率分辨率高、變化速度快、相位可連續(xù)線(xiàn)性變化、生成的正/余弦信號(hào)正交特性好等特點(diǎn)，非常適用于在正交數(shù)字混頻器中進(jìn)行高速、高精度的數(shù)字調(diào)制解調(diào)。6、基于單片機(jī)的頻率計(jì)設(shè)計(jì)1） 赫建國(guó)、立新、黨劍華2）摘要：以單片機(jī)89C51為核心設(shè)計(jì)了一種頻率計(jì)。在設(shè)計(jì)中應(yīng)用單片機(jī)的數(shù)學(xué)運(yùn)算和控制功能，實(shí)現(xiàn)了測(cè)量量程的自動(dòng)切換，既滿(mǎn)足測(cè)量精度的要求，又滿(mǎn)足系統(tǒng)反應(yīng)時(shí)間的要求。關(guān)鍵詞：頻率測(cè)

13、量；單片機(jī)；數(shù)據(jù)處理3）處理方法：本頻率計(jì)的設(shè)計(jì)以AT 89C51單片機(jī)為核心，利用它部的定時(shí)/計(jì)數(shù)器完成待測(cè)信號(hào)周期/頻率的測(cè)量。單片機(jī)AT 89C51部具有2個(gè)16位定時(shí)/計(jì)數(shù)器，定時(shí)/計(jì)數(shù)器的工作可以由編程來(lái)實(shí)現(xiàn)定時(shí)、計(jì)數(shù)和產(chǎn)生計(jì)數(shù)溢出中斷要求的功能。在構(gòu)成為定時(shí)器時(shí)，每個(gè)機(jī)器周期加1(使用12MHz時(shí)鐘時(shí)，每1u、加1)，這樣以機(jī)器周期為基準(zhǔn)可以用來(lái)測(cè)量時(shí)間間隔。在構(gòu)成為計(jì)數(shù)器時(shí)，在相應(yīng)的外部引腳發(fā)生從1到0的跳變時(shí)計(jì)數(shù)器加1，這樣在計(jì)數(shù)閘門(mén)的控制下可以用來(lái)測(cè)量待測(cè)信號(hào)的頻率。外部輸入每個(gè)機(jī)器周期被采樣一次，這樣檢測(cè)一次從1到。的跳變至少需要2個(gè)機(jī)器周期( 24個(gè)振蕩周期)，所以最大計(jì)

14、數(shù)速率為時(shí)鐘頻率的1/ 24使用12MHz時(shí)鐘時(shí)，最大計(jì)數(shù)速率為500KH z)。定時(shí)/計(jì)數(shù)器的工作由相應(yīng)的運(yùn)行控制位TR控制，當(dāng)TR置1,定時(shí)/計(jì)數(shù)器開(kāi)始計(jì)數(shù);當(dāng)TR清0，停止計(jì)數(shù)。4）結(jié)論：本文介紹了一種基于單片機(jī)89C51制作的頻率計(jì)的設(shè)計(jì)方法，所制作的頻率計(jì)需要外圍器件較少，適宜用于嵌入式系統(tǒng)。該頻率計(jì)應(yīng)用周期測(cè)量和相應(yīng)的數(shù)學(xué)處理實(shí)現(xiàn)低頻段的頻率測(cè)量，因此很容易擴(kuò)展實(shí)現(xiàn)信號(hào)的周期測(cè)量和占空比測(cè)量。該頻率計(jì)被應(yīng)用于筆者設(shè)計(jì)的“高頻實(shí)驗(yàn)裝置”之中，用來(lái)對(duì)LC振蕩器和RC振蕩器輸出信號(hào)的頻率穩(wěn)定度進(jìn)行測(cè)量，取得良好的應(yīng)用效果。7、基于單片機(jī)高性?xún)r(jià)比頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)1） 雷星、偉、蘆艷龍2）

15、摘要：該系統(tǒng)以8051的一片機(jī)為核心，應(yīng)用的一片機(jī)的運(yùn)算和控制功能并采用LED 顯示器實(shí)時(shí)地將所測(cè)頻率顯示出來(lái)，既滿(mǎn)足測(cè)量的精度要求，又具有很好的性能價(jià)格比。關(guān)鍵詞：?jiǎn)纹瑱C(jī)；同步；頻率測(cè)量3）系統(tǒng)測(cè)量原理：測(cè)量方法采用多周期同步測(cè)量法，保證了測(cè)量精度。多周期同步測(cè)量原理與傳統(tǒng)的頻率和周期的測(cè)量原理不同，時(shí)鐘信號(hào)(f0)經(jīng)同步電路作用后與被測(cè)信寫(xiě)同步。主門(mén)I與主門(mén)II在時(shí)間T被同時(shí)打開(kāi)，于是計(jì)數(shù)器I和計(jì)數(shù)器II便分別對(duì)被測(cè)信號(hào)和時(shí)鐘信號(hào)的周期數(shù)進(jìn)行累計(jì)。在T，事件計(jì)數(shù)器的祟加數(shù)為Na;時(shí)間計(jì)數(shù)器的累加數(shù)為Nb。再由單片機(jī)運(yùn)算得出被測(cè)頻率從(Na/Nb) X f。由于D觸發(fā)器的同步作用，計(jì)數(shù)器I所

16、記錄的Na值已不存正負(fù)1誤差的影響。但由于時(shí)鐘信號(hào)與閘門(mén)的開(kāi)和關(guān)無(wú)確定的相位關(guān)系，計(jì)數(shù)器II所記錄的Nb值仍存在正負(fù)1誤差的影響，由于時(shí)鐘頻率很高，正負(fù)1誤差影響小，所以測(cè)量精度與被測(cè)信號(hào)頻率無(wú)關(guān)，且在全頻段的測(cè)量精度是均衡的。4）結(jié)論：該系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，與傳統(tǒng)的電路相比，該系統(tǒng)處理速度快、穩(wěn)定性高，用多周期同步測(cè)量法實(shí)現(xiàn)全頻段的頻率精確測(cè)量 ,具有較高的性?xún)r(jià)比。本文的創(chuàng)新觀點(diǎn)是計(jì)數(shù)器和定時(shí)器分別由前后兩級(jí)組成，前級(jí)電路由高速的TTL.計(jì)數(shù)器74LS393構(gòu)成八位二進(jìn)制計(jì)數(shù)器;后級(jí)由的單機(jī)的計(jì)數(shù)器構(gòu)成十六位二進(jìn)制計(jì)數(shù)器，大大提高了頻率計(jì)的測(cè)錄圍。8、相關(guān)計(jì)數(shù)法數(shù)字頻率計(jì)的研究與實(shí)現(xiàn)1） 徐江豐、

17、曦2）摘要：文章介紹了相關(guān)計(jì)數(shù)法測(cè)量頻率的原理，并介紹了在單片機(jī)系統(tǒng)平臺(tái)上使用傳統(tǒng)計(jì)數(shù)芯片8254和復(fù)雜可編程邏輯芯片(CPLD)，實(shí)現(xiàn)了應(yīng)用該原理的數(shù)字頻率計(jì)。針對(duì)8254在設(shè)計(jì)上的不足，提出了基于軟件編程產(chǎn)生正向脈沖以解決高階計(jì)數(shù)初值裝入的方法并對(duì)用CPLD實(shí)現(xiàn)等精度測(cè)頻的優(yōu)點(diǎn)作一介紹。實(shí)現(xiàn)的兩個(gè)系統(tǒng)測(cè)頻精度均達(dá)到了很高的指標(biāo)。關(guān)鍵詞：數(shù)字頻率計(jì)；相關(guān)計(jì)數(shù)法；CPLD3）雙計(jì)數(shù)器相關(guān)測(cè)頻原理：對(duì)頻率量的測(cè)量，通常采用直接測(cè)量的方法，即在一設(shè)定時(shí)間周期T，對(duì)待測(cè)信號(hào)脈沖進(jìn)行計(jì)數(shù)，設(shè)計(jì)數(shù)值為N，則待測(cè)信號(hào)頻率f = N/T。在實(shí)際的應(yīng)用過(guò)程當(dāng)中，常常對(duì)高頻段，采用直接測(cè)量頻率；對(duì)低頻段，則改為

18、間接測(cè)量，用測(cè)周期的方法。直接測(cè)量的方法一般用于對(duì)測(cè)量精度要求不高的場(chǎng)合。直接測(cè)頻法限制了測(cè)量精度的提高，而相關(guān)計(jì)數(shù)法則可實(shí)現(xiàn)較大圍頻段的等精度測(cè)量，即同時(shí)使用兩個(gè)計(jì)數(shù)器分別對(duì)待測(cè)信號(hào)頻率f和頻標(biāo)信號(hào)頻率f0。在同一時(shí)間間隔進(jìn)行計(jì)數(shù)。4）結(jié)束語(yǔ)：兩種實(shí)現(xiàn)方案雖然測(cè)量原理一樣，但是在電路實(shí)現(xiàn)周期和模塊移植上，CPLD擁有常規(guī)器件無(wú)可比擬的優(yōu)勢(shì)，不僅如此，它的電路實(shí)現(xiàn)的可靠性和測(cè)量指標(biāo)均優(yōu)于常規(guī)器件。這也反映了CPLD和FPGA的流行趨勢(shì)。三、 方案選擇論證方案一：數(shù)字頻率計(jì)主要由四個(gè)部分組成：信號(hào)整形部分、單片機(jī)控制部分、時(shí)基電路部分、數(shù)據(jù)鎖存部分、和數(shù)據(jù)顯示部分。整體框圖如圖 1所示。待測(cè)信號(hào)

19、進(jìn)入系統(tǒng)，信號(hào)整形部分會(huì)將其整形成脈沖，另一方面，時(shí)基電路提供標(biāo)準(zhǔn)的時(shí)基脈沖，在其上升沿達(dá)到1s時(shí)結(jié)束計(jì)數(shù)。而在這1秒測(cè)得的整形后的脈沖頻率就是待測(cè)信號(hào)的頻率。之后單片機(jī)送數(shù)據(jù)鎖存，并等待命令，若繼續(xù)測(cè)量則返單片機(jī)部分信號(hào)整形部分時(shí)基電路部分?jǐn)?shù)據(jù)鎖存部分顯示部分圖 1 方案一系統(tǒng)結(jié)構(gòu)框圖回測(cè)量，此時(shí)仍可將數(shù)據(jù)送顯示，若無(wú)繼續(xù)測(cè)量命令則，直接送數(shù)據(jù)顯示。這個(gè)方案的設(shè)計(jì)關(guān)鍵是555定時(shí)器構(gòu)成的多諧振蕩器是否能夠提供標(biāo)準(zhǔn)的脈沖。實(shí)際上，在現(xiàn)實(shí)中是很難做到精確1s的。因此，如果這點(diǎn)把握不好將直接影響最后的精度。較為合理的解決辦法是，做實(shí)物時(shí)可以選擇其電容電阻的參數(shù)設(shè)定，用示波器先進(jìn)行測(cè)量，直到取得較為滿(mǎn)意的結(jié)果。還有一個(gè)問(wèn)題就是在測(cè)量某一段頻率時(shí)很有可能會(huì)出現(xiàn)偏差，如果它在某一段都出現(xiàn)一樣差值的偏差，我們可以進(jìn)行人為的補(bǔ)償，這樣可以最大限度提高精確度。方案二：數(shù)字頻率計(jì)由五個(gè)部分組成：信號(hào)整形部分、分頻處理部分、數(shù)據(jù)選擇部分、單片機(jī)部分和數(shù)據(jù)