用C語言建模輔助軟硬件協(xié)同設(shè)計_圖文

1、 用C語言建模輔助軟硬件協(xié)同設(shè)計作者:楊宏璋, 王嘉作者單位:上海交通大學(xué)電子工程系,上海,200030刊名:信息技術(shù)英文刊名:INFORMATION TECHNOLOGY年,卷(期:2010,34(8被引用次數(shù):0次參考文獻(xiàn)(5條1.王少平,王京謙,錢瑋.嵌入式系統(tǒng)的軟硬件協(xié)同設(shè)計J.現(xiàn)代電子技術(shù),2005,28(2:83-84.2.Jon Connell.ARM System-Level ModelingEB/OL.3.3.Frank Ghenassia.Transaction Level Modeling with SystemC:TLM Concepts and Application

2、s for Embedded SystemsM.Springer,2005.4.Seth Bernsen.Combating Design Complexity with Electronic System Level (ESL MethodologyJ.Design Strategies and Methodologies Information Quarterly,2005,4(2:36-40.5.ISO/IEC 13818-2,Information technology -Generic coding of moving pictures and associated audio in

3、formation:VideoS.相似文獻(xiàn)(10條1.期刊論文趙建洲.朱明.邊計年.薛宏熙SOC系統(tǒng)中C到VHDL的轉(zhuǎn)換-計算機(jī)工程與應(yīng)用2002,38(16近年來,SOC設(shè)計方法學(xué)的研究越來越引起人們的注意.C語言適合對系統(tǒng)進(jìn)行高層次的描述.C語言的系統(tǒng)描述經(jīng)過軟硬件劃分之后,要求將硬件實現(xiàn)部分轉(zhuǎn)換為適合于綜合的VHDL語言.文章通過分析兩種語言的區(qū)別,提出并實現(xiàn)了適于表達(dá)C語言描述內(nèi)容的VHDL結(jié)構(gòu)形式,并對幾種C語言結(jié)構(gòu)提出合理的轉(zhuǎn)換方案.實驗表明,文章提出的方案是正確的和有效的.2.學(xué)位論文趙學(xué)鳴基于SoPC系統(tǒng)的C+類模塊硬件實現(xiàn)2007SOPC(System On Programm

4、able Chip技術(shù)是現(xiàn)代計算機(jī)輔助設(shè)計技術(shù)、電子設(shè)計自動化EDA(Electronics Design Automation技術(shù)和大規(guī)模集成電路技術(shù)高度發(fā)展的產(chǎn)物。SOPC技術(shù)的目標(biāo)是將復(fù)雜的電子系統(tǒng)在一塊FPGA(Field Prog:rammable Gate Array中實現(xiàn),使得所設(shè)計的電路在規(guī)模、可靠性、體積、功能、性能指標(biāo)、上市周期、開發(fā)成本、產(chǎn)品維護(hù)和硬件升級等綜合最優(yōu)化。SOPC技術(shù)要求的是一種軟硬件綜合解決方案,因為它同時涉及到底層的硬件系統(tǒng)設(shè)計和軟件設(shè)計。開發(fā)者在軟硬件系統(tǒng)的綜合與構(gòu)建方面可以充分發(fā)揮創(chuàng)造性和想象力,使用其可編程特性與IP核相結(jié)合,可以快速、低廉地開發(fā)出

5、不同的協(xié)處理器,從而真正實現(xiàn)硬件編程、升級和重構(gòu)。傳統(tǒng)的軟硬件協(xié)同設(shè)計中,軟件和硬件的開發(fā)流程基本上是相對獨立的,不能互相共享,也很難做到軟硬件靈活切換。解決這個問題,有兩條探索的方向。一種是以System C為代表的,使用擴(kuò)展的C+來支持硬件描述,另一種是實現(xiàn)一種方法完成從C到硬件描述語言的轉(zhuǎn)換,從而可以統(tǒng)一軟硬件開發(fā)流程。C+類模塊硬件化設(shè)計方法,繼承了從C到硬件描述語言的研究成果,并利用C+面向?qū)ο蟮奶攸c,發(fā)展出一種把軟件C+類模塊轉(zhuǎn)換成硬件模塊的方法。C+類模塊硬件化設(shè)計方法和核心,是提出了一種架構(gòu)。通過這個架構(gòu),C+類被分解成可以為現(xiàn)有的C到HDL轉(zhuǎn)換軟件能處理的形式,于是一個軟件的

6、C+類可以根據(jù)軟硬件劃分的結(jié)果,或者編譯成在FPGA軟處理器上運(yùn)行的軟件,或者綜合成FPGA中的硬件協(xié)處理器。通過這個架構(gòu),被綜合成的硬件協(xié)處理器的C+類模塊可以被運(yùn)行于嵌入式系統(tǒng)軟核中的軟件透明的調(diào)用,而無需關(guān)注軟硬件接口的細(xì)節(jié)。本文共分為七章,第一章是對SOPC技術(shù)和軟硬件協(xié)同設(shè)計做一個簡單介紹,從軟件開發(fā)者和硬件開發(fā)者不同的角度出發(fā),對系統(tǒng)總體優(yōu)化,包括性能和設(shè)計時間等因素進(jìn)行討論,提出將軟件C+類模塊硬件化的需求。第二章介紹了目前軟硬件協(xié)同設(shè)計的建模工具和軟件平臺。第三章介紹Altera的一個SOPC解決方案,并對其的一個開發(fā)環(huán)境DE2實驗板做了初步介紹。第四章,在DE2的實驗板的環(huán)境

7、下,對C+類模塊硬件化的方法建立一個抽象模型。第五章,則根據(jù)前一章的模型,闡述具體的C+類模塊硬件化方法在DE2實驗板上的實現(xiàn)。第六章中,以一個音頻處理系統(tǒng)為示例,來展示軟件C+類模塊硬件化的具體操作過程。第七章中,則對該系統(tǒng)進(jìn)行一個總結(jié),并就未來發(fā)展做一個展望,并提出進(jìn)一步的研究方向。3.會議論文趙建洲.朱明.邊計年.薛宏熙3SOC系統(tǒng)中C到VHDL的轉(zhuǎn)換2002近年來,SOC設(shè)計方法學(xué)的研究越來越引起人們的注意.C語言適合對系統(tǒng)進(jìn)行高層次的描述.C語言的系統(tǒng)描述經(jīng)過軟硬件劃分之后,要求將硬件實現(xiàn)部分轉(zhuǎn)換為適合于綜合的VHDL語言.本文通過分析兩種語言的區(qū)別,提出并實現(xiàn)了適于表達(dá)C語言描述內(nèi)

8、容的VHDL結(jié)構(gòu)形式,并對幾種C語言結(jié)構(gòu)提出合理的轉(zhuǎn)換方案.實驗表明,本文提出的方案是正確的和有效的.4.學(xué)位論文孫柯柯SystemC在AES算法IP核設(shè)計中的應(yīng)用2006本文是采用基于系統(tǒng)級描述語言SystemC設(shè)計流程的設(shè)計方法,對AES加密算法IP核設(shè)計的嘗試。研究在集成電路設(shè)計中,尤其是在中小型IP核設(shè)計領(lǐng)域,引入SystemC的設(shè)計方法與用C語言進(jìn)行系統(tǒng)描述的傳統(tǒng)設(shè)計方法的差別以及可能遇到的問題,探索SystemC在SoC時代在設(shè)計中帶來的新的理念和變化。這里僅限于對系統(tǒng)設(shè)計部分以及系統(tǒng)設(shè)計向RTL設(shè)計的轉(zhuǎn)換,并不涉及SystemC的RTL設(shè)計,驗證以及軟硬件協(xié)同設(shè)計方面的研究。在設(shè)

9、計過程中,采用正向設(shè)計方法,進(jìn)行系統(tǒng)整體結(jié)構(gòu)以及各個分模塊設(shè)計,系統(tǒng)級采用SystemC與C語言,RTL級采用VerilogHDL。最后的工作完成了AES算法IP核的前端設(shè)計,實現(xiàn)了3種不同長度密鑰的加解密功能。主要使用了Altera公司的Quartus5.0集成開發(fā)工具和在Stratix的FPGA平臺進(jìn)行了FPGA綜合,布局布線和時序仿真,達(dá)到了預(yù)期的效果。在今后的工作中,希望能夠在此基礎(chǔ)上形成一套適合于實際情況使用的利用SystemC這個新的系統(tǒng)級描述語言在IP核設(shè)計過程中進(jìn)行系統(tǒng)設(shè)計以及向RTL設(shè)計轉(zhuǎn)換的方法,有效的縮短設(shè)計周期,提高開發(fā)效率。5.學(xué)位論文劉滔支持軟硬件協(xié)同設(shè)計的過程級統(tǒng)

10、一編程模型關(guān)鍵技術(shù)研究2009可重構(gòu)片上系統(tǒng)將可編程邏輯器件、微處理器核及其他電路模塊共同集成到單個芯片中,是一種兼具定制硬件的高性能和軟件編程的靈活性的新型計算平臺。在高運(yùn)算需求的應(yīng)用中,這一特性可較大幅度提升系統(tǒng)效能。但目前仍有兩方面困難阻礙這類系統(tǒng)的廣泛應(yīng)用,它們是:1.編程困難傳統(tǒng)的軟件編程語言只能利用設(shè)計空間的時間維度,傳統(tǒng)的硬件語言只能利用設(shè)計空間的空間維度。由于可重構(gòu)片上系統(tǒng)能夠同時在時間和空間維度編程，要實現(xiàn)對可重構(gòu)計算系統(tǒng)資源的有效利用，需要應(yīng)用程序員能夠同時使用軟硬件編程語言進(jìn)行設(shè)計，并考慮動態(tài)重構(gòu)以及軟硬件通 信的細(xì)節(jié)。 2設(shè)計困難按照傳統(tǒng)協(xié)同設(shè)計方法學(xué)“先劃分再實現(xiàn)”的

11、步驟進(jìn)行可重構(gòu)片上系統(tǒng)的設(shè)計，必須考慮對硬件任務(wù)進(jìn)行調(diào)度，才可能高效利用系統(tǒng)上 的動態(tài)可重構(gòu)資源；由于軟硬件劃分非常復(fù)雜，本身已是NP難問題，進(jìn)行可重構(gòu)片上系統(tǒng)設(shè)計要求設(shè)計人員具備豐富的經(jīng)驗和很高的專業(yè)素質(zhì)。 本文針對當(dāng)前可重構(gòu)片上系統(tǒng)對程序員編程不透明，且動態(tài)可重構(gòu)資源難以有效利用這兩個問題，提出并實現(xiàn)了一種支持軟硬件協(xié)同設(shè)計的過程級 統(tǒng)一編程模型。主要工作如下： 1完成了過程級統(tǒng)一編程模型的總體設(shè)計。確立了一個以軟硬件協(xié)同函數(shù)庫為基礎(chǔ)的從系統(tǒng)功能描述到實現(xiàn)的動態(tài)軟硬件劃分流程，構(gòu)建了支持應(yīng) 用程序開發(fā)和劃分算法設(shè)計的軟硬件協(xié)同設(shè)計集成開發(fā)環(huán)境。 2完成了軟硬件協(xié)同函數(shù)庫的設(shè)計和實例開發(fā)。該

12、庫被設(shè)計成“一個C語言接口對應(yīng)軟硬件兩種實現(xiàn)”的方式，在為程序員系統(tǒng)描述提供統(tǒng)一易用 的函數(shù)調(diào)用接口的同時為軟硬件劃分算法提供劃分的對象。 3完成了動態(tài)鏈接控制的設(shè)計與實現(xiàn)。通過修改動態(tài)鏈接器，使其在程序運(yùn)行時實時記錄協(xié)同函數(shù)的調(diào)用、執(zhí)行情況，并調(diào)用軟硬件劃分算法，根 據(jù)劃分的結(jié)果切換函數(shù)的軟硬件執(zhí)行方式。 實例設(shè)計和實驗結(jié)果表明，本模型能夠方便程序員編寫程序，程序在劃分算法合理劃分的支持下能夠有效利用動態(tài)可重構(gòu)資源并得到加速。 6.期刊論文 李超.方潛生 C到VHDL的編譯器設(shè)計與實現(xiàn) -福建電腦2004,""(12 近年來,微電子技術(shù)和超大規(guī)模集成電路技術(shù)發(fā)展迅速,電子

13、系統(tǒng)設(shè)計的系統(tǒng)復(fù)雜度和異構(gòu)度都不斷加大,軟件在系統(tǒng)設(shè)計中所占比例也越來越大.C語 言適合對系統(tǒng)進(jìn)行高層次的描述,VHDL語言適合抽象的硬件描述.C語言的系統(tǒng)描述經(jīng)過軟硬件劃分之后,必須將硬件實現(xiàn)部分轉(zhuǎn)換為適合于綜合的VHDL語 言.本文通過比較兩種語言的差別,提出并實現(xiàn)適合表達(dá)C語言描述內(nèi)容的VHDL結(jié)構(gòu)形式.實驗表明,本文提出的方案是正確和有效的,并能降低系統(tǒng)設(shè)計的 復(fù)雜度和異構(gòu)度. 7.學(xué)位論文 鄒春杰 基于軟硬件協(xié)同設(shè)計平臺ECNUX的并行FFT設(shè)計 2005 本文首先對傅立葉變換的性質(zhì)做了詳細(xì)介紹，其中包括離散傅里葉變換，快速傅立葉變換(FFT以及基-2按時間抽取(DIT的FFT算法；

14、然后簡單介紹 了嵌入式軟硬件協(xié)同設(shè)計平臺ECNUX和實現(xiàn)語言ECNU-C，主要介紹了ECNU-C語言的特點和我們需要用到的一些語法；接著在第四章詳細(xì)分析了定點FFT的 溢出情況，并給出了控制FFT定點溢出的兩種方式，同時給出了并行FFT的實現(xiàn)方案，包括蝶形運(yùn)算器的并行以及蝶形運(yùn)算器之間的并行；最后在VC6.0平 臺上模擬了前面介紹的兩種并行定點FFT算法，并通過對結(jié)果的分析來比較它們的時間性能和精度，其中第一種方法在精度上有明顯優(yōu)勢，而第二種方法 在時間性能上有明顯優(yōu)勢。 8.期刊論文 趙康.邊計年.吳強(qiáng).薛宏熙.ZHAO Kang.Bian Ji-nian.WU Qiang.XUE Hong

15、-xi C語言系統(tǒng)描述的HCDFGII實現(xiàn) -計算機(jī)工程與科學(xué)2005,27(4 C語言是系統(tǒng)設(shè)計中一種主要的系統(tǒng)描述語言,在系統(tǒng)級軟硬件協(xié)同驗證及隨后的軟硬件劃分、接口綜合和行為綜合等中都需要把C語言的系統(tǒng)描述轉(zhuǎn) 化為控制數(shù)據(jù)流圖.本文介紹了一種層次化控制數(shù)據(jù)流圖HCDFG-II模型,以及從C語言生成該模型的方法.HCDFG-II的層次化模型分為函數(shù)/進(jìn)程級、語句級 和操作級,根據(jù)需要可以生成不同級別的模型.本文討論了C語言中各種控制結(jié)構(gòu)及數(shù)組、指針、聯(lián)合和結(jié)構(gòu)等復(fù)雜數(shù)據(jù)類型生成HCDFG-II的方法. 9.學(xué)位論文 殷開爽 JPEG壓縮的SOPC實現(xiàn) 2006 SOPC是基于大規(guī)模FPGA

16、的單片系統(tǒng)。SOPC綜合了SOC、PLD和FPGA的優(yōu)點，集成了硬核或軟核CPU、存儲器、I/O以及可編程邏輯。SOPC系統(tǒng)開發(fā)過程 是一個軟硬件協(xié)同設(shè)計的過程。軟硬件協(xié)同設(shè)計協(xié)調(diào)軟硬件開發(fā)過程的并行開展，一方面可以縮短設(shè)計周期，提高設(shè)計效率，另一方面可以根據(jù)系統(tǒng)各 功能模塊的特點和設(shè)計約束，選擇合適的軟件或硬件實現(xiàn)方式。 本文對SOPC的發(fā)展現(xiàn)狀和相關(guān)技術(shù)進(jìn)行了研究，以Altera的SOPC實現(xiàn)平臺為背景，結(jié)合JPEG靜態(tài)圖像壓縮這一典型的計算密集型應(yīng)用，提出了 SOPC軟硬件協(xié)同設(shè)計的設(shè)計流程，包括：系統(tǒng)需求分析、軟硬件劃分、用戶自定義邏輯、硬件加速模塊掛接等。以C語言為系統(tǒng)描述工具，運(yùn)用

17、通用的性 能分析工具對系統(tǒng)模型做定量分析，從而得出軟硬件劃分的重點目標(biāo)模塊。再綜合考慮設(shè)計約束、功能固化的技術(shù)復(fù)雜性和開發(fā)周期，確定系統(tǒng)的軟硬 件劃分。 著重分析了色度空間轉(zhuǎn)換、離散余弦變換、量化等計算密集型變換的用戶自定義邏輯實現(xiàn)和基于Nios 的SOPC系統(tǒng)下硬件加速模塊掛接這兩個方面 的內(nèi)容。此外，設(shè)計了Avalon流模式的LCD控制器，從而構(gòu)成完整的基于SOPC的JPEG壓縮系統(tǒng)。 10.學(xué)位論文 朱先竹 DSP指令集模擬器的設(shè)計與實現(xiàn) 2007 指令集模擬器(Instruetion Set Simulator是用來在一種體系結(jié)構(gòu)的計算機(jī)上執(zhí)行另一種體系結(jié)構(gòu)計算機(jī)軟件的程序。它用軟件模

18、擬目標(biāo)機(jī)指令集 體系結(jié)構(gòu)的所有指令執(zhí)行的功能，從而達(dá)到和在目標(biāo)機(jī)上執(zhí)行同樣的功能和結(jié)果。本文介紹了用指令集模擬器來模擬未來DSP內(nèi)部的功能和DSP的指令以 檢測設(shè)計方案是否正確的技術(shù)。該技術(shù)通過用C+語言對指令集架構(gòu)(ISA，Instruction set architecture建模完成指令集模擬器的設(shè)計，并經(jīng)過工程 化的測試證明了其正確性。 指令集模擬器是開發(fā)可編程結(jié)構(gòu)所必不可少的工具，特別是在SoC結(jié)構(gòu)設(shè)計空間探索，早期系統(tǒng)設(shè)計驗證和SoC軟硬件協(xié)同設(shè)計等方面起著非常重要 的作用。隨著IC設(shè)計自動化程度的提高和芯片集成度的上升，驗證工作的復(fù)雜度和工作量呈指數(shù)趨勢上升。系統(tǒng)實現(xiàn)部分的RTL代碼每多一倍，驗證的工 作量往往要增加到四倍甚至更大。傳統(tǒng)驗證方法的很多劣勢在當(dāng)前大規(guī)模的DSP處理器的驗證中凸現(xiàn)出來，如何提高驗證效率和節(jié)省驗證代價成為一個新 的挑戰(zhàn)。本文為此提出一種驗證方法，用C+語言建立的ISA模型搭建驗證平臺對每個模塊進(jìn)行獨