應用於射頻積體電路之可變感值電感器和基板磨薄效應之

1、應用於射頻積體電路之可變感值電感器和基板磨薄效應之研究Study of variable inductance inductors on thin Silicon substrate (20um) for RFIC ApplicationsIC 編號：U18-93D-11t指導教授：林佑昇 暨南大學電機研究所 電話E-mail:.tw設計者： 廖維軒 碩士班研究生 電話(0912-017815) E-mail:.tw一、 中文摘要(及關鍵字)本計劃主要研究單晶平面螺旋電感加上

2、一個MOS switch使之電感的感值可改變。原理是控制MOS switch的閘極電壓，使之達到感值改變Abstract： A variable monolithic inductor having a planar spiral inductor connected with MOSFET switches is proposed and fabricated in a umc 0.18um CMOS 。By controlling a voltage of the MOSFET switch for inductance。關鍵字: 可變感值，平面螺旋電感二、 計劃緣由與目的在射頻電路裡，為

3、了節(jié)省空間與成本，都會在被動元件下下功夫，不論是以堆疊電感或其它形狀皆是為了達到面積縮小，效能提升。近年來，使用電壓控制可變電容愈來愈廣泛，不僅應用在VCO也可應用於其它射頻電路上，然而要使用一顆電感能夠改變感值卻比較困難，若能以一顆電感能改變多種感值那麼就可應用在低雜訊放大器，使之可多頻帶操作；也可應用於VCO。於使我們以一個n圈的單晶平面電感加上一個MOS switch 短路在n-1圈上，那麼不論電路要幾圈感值，都可以以一顆電感變化出兩種電感值以上。三、 研究方法與成果3.1設計原理與方法此次下線共有3顆testkey，1顆dummy。而3顆testkey分別為3.5圈平面螺旋電感可變化為

4、3.5圈和2.5圈；4.5圈平面螺旋電感變化為4.5圈和3.5圈；5.5圈平面螺旋電感變化為4.5圈和3.5圈。設計一個可變感值的電感器，以利將來應用與LNA。先以ADS模擬Single-Band LNA各個電感值為何，在來選取感值能達到所需2.4/5.2/5.7G Multi-band LNA。採取0.18 umc內(nèi)建平面螺旋電感cell，選取圈三種電感，加上一個NMOS當開關作為感值改變的元件。使之在3.5、4.5與5.5圈下，可變化出5.5圈四種感值。且從論文上與模擬結(jié)果可得知，當加上一個switch會使感值下降，故原本只要3.5圈與4.5圈的感值，學

5、生把設計拉寛到5.5圈，以利感值的選取更加廣。在標準的0.18 umc CMOS的製程條件下，電感的金屬導線寬度（W）6 um，線圈內(nèi)直徑(2R)為126 um，金屬導線的線距（S）2 um。當開關的MOS為標準的0.18 umc 1.8V NMOS 5 * 5* 0.18 (finer number * width * gate length)。在以momentum模擬Q值與感值，得到想設計的值後在進行佈局及驗證。3.2電路架構此次下的testkey共有3顆電感，依序有3.5圈加上1個switch 和4.5圈加上一個switch和5.5圈加上二個switch。以上皆是以switch切換為n-

6、1圈。而當開關的MOS為一顆5*5*0.18規(guī)格。(5* 5 * 0.18)3.3 測試晶片將在NDL作 on-wafer probe 量測，量測使用高頻量測機臺HP85122A : Network Analyzer(HP8510C，DC Source/Monitor(HP 4142B) , S-Parameter Test Set (HP 8514B)，以下圖分別顯示GSG探針量測結(jié)構與Design Rule。四、 結(jié)果與討論從量測結(jié)果可發(fā)現(xiàn)，在加上一個開關MOS時在Q值的表現(xiàn)變差，是由於源極跟汲極間對基板間的損耗所造成。而感值也不如所要達到的感值在低一點，由於寄生電容所影響。從量測結(jié)果可得

7、知，因為在低頻時受switch影響，不論閘極電壓從0v加到1.8v(完全On)也都一樣。但在高頻時受到Switch對電感的寄生電容影響，感值在5G時有較明顯的變化，對應所參考的文獻也符合我們的須求。從量測結(jié)果與分析可得到結(jié)論為:1. 平面螺旋電感在5G時可從106.5nH變化，第二顆則有4.323.79nH的變化，第三顆則是從9.226.7nH。2. 因為有開關MOS在平面螺旋電感上，所以Q值會降低是因為有損耗於switch上，自振頻率減少也因為寄生電容所影響。五、 參考文獻【1】 Park, P.; Kim, C.S.; Park, M.Y.; Kim, S.D.; Yu, H.K. “Va

8、riable Inductance Multilayer Inductor With MOSFET Switch Control” ;Electron Device Letters, IEEE ,Volume: 25 , Issue: 3 , March 2004 Pages:144 146 ,March 2004【2】 Hossein Hashemi, Ali Hajimiri, “Concurrent Multiband Low-Noise Amplifiers Theory, Design, and Applications” IEEE trans. On Micro

9、wave Theory And Techniques, vol. 50, No. 1, January 2002.【3】 Behzad Razavi, “RF Microelectronics,” PRENTICE HALLJoachim N. Burghartz, D. C. Edelstein, Mehmet Soyuer, H. A. Ainspan,and Keith A. Jenkins, ”RF Circuit Design Aspects of Spiral Inductors on Silicon,”IEEE J. Solid-State Circuits,Vol. 33,No

10、. 12,Dec. 1998【4】 C. Patrick Yue,and S. Simon Wong,”O(jiān)n-Chip Spiral Inductors with Patterned Ground Shields for Si-Based RF ICs,” IEEE J. Solid-State Circuits,Vol. 33,No. 5,May 1998【5】 C. Patrick Yue,and S. Simon Wong,”Physical Modeling of Spiral Inductors on Silicon,”IEEE Trans.Electron Devices,Vol.

11、 47,No. 3,Mar. 2000【6】 Yo-Sheng Lin,and Hum-Ming Hsu,”Study of Spiral Inductors Using Cu/Low-k Interconnect for High-performance Radio-frequency Integrated Circuit (RF-IC) Applications,”Microwave and Optical Technology Letters,Vol. 34,No. 1,July 2002【7】 Alireza Zolfaghari,Andrew Chan,and Behzad Raza

12、vi,”Stacked Inductors and Transformers in CMOS Technology,” IEEE J. Solid-State Circuits,Vol. 36,No. 4,Apr. 2001【8】 Yo-Sheng Lin,and Hum-Ming Hsu,”High-Performance Micromachined Tapered Spiral Inductors With Resonant Frequency of 17 GHz,” Microwave and Optical Technology Letters,Vol. 35,No. 1,Oct. 2

13、002【9】 Hong-Wei Chiu, Shey-Shi Lu, Senior Member, IEEE, and Yo-Sheng Lin" A 2.17 dB NF, 5 GHz Band Monolithic CMOS LNA with 10 mW DC Power Consumption"六、 圖表為此平面電感加上MOS switch的結(jié)構圖：以下之量測曲線圖是取switch完全開(Vg: 0v)及switch完全關(Vg: 1.8v)各兩組:l 當一個3.5圈加一個MOS switch:L2:(N=3.5) SW OFF ， Vg: 0vL3:(N=2.5)

14、SW ON ， Vg: 1.8vQ2:(N=3.5) SW OFF ， Vg: 0vQ3:(N=2.5) SW ON ， Vg: 1.8vl 當一個4.5圈加一個MOS switch:L2:(N=4.5) SW OFF ， Vg: 0vL3:(N=3.5) SW ON ， Vg: 1.8vQ2:(N=4.5) SW OFF ， Vg: 0vQ3:(N=3.5) SW ON ， Vg: 1.8vl 當一個5.5圈加二個MOS switch:L1:(N=5.5) SW1: OFF (Vg1: 0v)SW2: OFF (Vg2: 0v)L2:(N=4.5) SW1: ON (Vg1: 1.8v)SW

15、2: OFF (Vg2: 0v)L3:(N=3.5) SW1: OFF (Vg1: 0v)SW2: ON (Vg2: 1.8v)Q1:(N=5.5) SW1: OFF (Vg1: 0v)SW2: OFF (Vg2: 0v)Q2:(N=4.5) SW1: ON (Vg1: 1.8v)SW2: OFF (Vg2: 0v)Q3:(N=3.5) SW1: OFF (Vg1: 0v)SW2: ON (Vg2: 1.8v)* Chip Features CAD Tools * CKT name : Study of variable inductance inductors for RFIC ApplicationsT