基于CPLD的數(shù)字觸發(fā)電路的設(shè)計(jì)

1、基于CPLD的數(shù)字觸發(fā)電路的設(shè)計(jì)             基于CPLD的數(shù)字觸發(fā)電路的設(shè)計(jì) 高淼1，袁薇2 （1西安理工大學(xué)陜西西安710048；2西安交通大學(xué)陜西西安710049）摘要：利用大規(guī)?？删幊炭刂破鳎–omplex Programmable Logic Device）CPLD，針對(duì)靜止補(bǔ)償器（STATCOM）對(duì)觸發(fā)脈沖信號(hào)的要求，設(shè)計(jì)一種基于CPLD的正弦脈寬調(diào)制（SPW M）數(shù)字觸發(fā)電路。正弦調(diào)制波的產(chǎn)生采用查表法，但僅將14周期的正弦波數(shù)據(jù)存入CPLD的內(nèi)部硬

2、件所構(gòu)造的ROM中減少了系統(tǒng)的硬件開銷，并具有脈沖封鎖等功能，仿真結(jié)果證明了本設(shè)計(jì)的正確性。關(guān)鍵詞：靜止補(bǔ)償器；SPWM；CPLD；數(shù)字觸發(fā)電路Design of DigitalFiring CircuitBased on CPLDGAO Miao1，YUAN W ei2（1Xian University of Technology，Xian，710048，China；2Xian Jiaotong University，Xian，710049，China）Abstract：This paper introduces the sinuous pulse width modulation（SPW

3、M）waveform generating，which is implemented ina Complex Programmable Logic Device（CPLD）chip，trigger pulse signalfor static synchronous compensatorsinuous modulationwaveform come form lookup tableSPWM waveform data only in 14 sinuous cycle are required to be stored in ROM that isconstructed with inter

4、nalhardware resource of the CPLDThe simulation resultprove this design is correctlyKeywords：static synchronous compensator；SPWM；CPLD；digitalfiring circuit 1引言靜止補(bǔ)償器STATCOM（Static SynchronousCompensator）的核心技術(shù)之一是脈沖發(fā)生器1PWM（Pulse Width Modulation）。在STATCOM的實(shí)際運(yùn)行中，其觸發(fā)脈沖的精度、響應(yīng)速度和穩(wěn)定性顯得尤為重要。正弦脈寬調(diào)制（SPWM）技術(shù)在以電壓

5、源逆變電路為核心的電力電子裝置中有著廣泛的應(yīng)用，如何產(chǎn)生SPWM脈沖序列及其實(shí)現(xiàn)手段是PWM技術(shù)的關(guān)鍵。利用模擬比較法，對(duì)三角載波與正弦調(diào)制波進(jìn)行比較，即可產(chǎn)生SPWM脈沖；利用數(shù)字算法和定時(shí)邏輯，也可產(chǎn)生SPWM脈沖2。目前已有多種微處理器芯片（如80C196MC，TMS320F240等）本身集成有數(shù)字化PWM發(fā)生電路3。模擬方法簡單直觀，但與數(shù)字控制器接口不便，難以滿足復(fù)雜要求；數(shù)字方法結(jié)構(gòu)靈活，尤其是在微處理器內(nèi)置PWM發(fā)生器，使用更加方便。通常狀況下，微處理器通過定時(shí)中斷服務(wù)程序來產(chǎn)生SPWM脈沖。在每個(gè)載波周期必須進(jìn)行中斷處理，對(duì)處理速度要求較高，從而也限制了載波頻率進(jìn)一步的提高，同

6、時(shí)微處理器的處理任務(wù)也更加繁重。文獻(xiàn)4指出微處理器中不確定的中斷響應(yīng)會(huì)導(dǎo)致PWM脈沖的相位抖動(dòng)。復(fù)雜可編程門陣列（Complex ProgrammableLogic Device，CPLD）以其可靠性高、功耗低、保密性強(qiáng)等特點(diǎn)，在電子產(chǎn)品設(shè)計(jì)中得到廣泛的應(yīng)用。文獻(xiàn)15也論述了CPLD或FPGA在PWM脈沖發(fā)生器中的應(yīng)用，均取得了良好的效果。但是PWM脈沖產(chǎn)生的時(shí)刻的計(jì)算仍由微處理器來完成，實(shí)際上微處理器的任務(wù)仍然繁重。針對(duì)靜止補(bǔ)償器對(duì)SPWM脈沖發(fā)生器的特定要求，采用Altera公司的FLEX10K30芯片開發(fā)了一種專用SPWM波形發(fā)生器，微處理器只需在必要時(shí)改變逆變器PWM調(diào)制深度即可，其余

7、工作全由CPLD完成，從而大大減輕了CPU的負(fù)擔(dān)。2SPWM發(fā)生原理針對(duì)靜止補(bǔ)償器的電路結(jié)構(gòu)，要求SPWM發(fā)生器可以發(fā)出三相六路PWM脈沖信號(hào)，脈沖寬度應(yīng)根據(jù)微處理器輸出的調(diào)制深度來調(diào)節(jié)。SPWM脈沖產(chǎn)生方法采用三角載波標(biāo)準(zhǔn)正弦信號(hào)幅值并且電路在同步信號(hào)作用下從正弦函數(shù)表讀取與調(diào)制深度相乘后，調(diào)制波產(chǎn)生與正弦調(diào)制波比較的傳統(tǒng)方法，但是三角載波、正弦調(diào)制波和比較邏輯與死區(qū)的處理等，均采用基于CPLD的數(shù)字化方法來實(shí)現(xiàn)。圖1所示為該SPWM發(fā)生器的內(nèi)部邏輯結(jié)構(gòu)，總線接口邏輯單元首先接收來自微處理器的三角載波發(fā)生電路在同步信號(hào)作用下，通過可逆計(jì)數(shù)器，發(fā)出三角載波幅值；正弦調(diào)制波幅值與三角載波幅值進(jìn)行

8、比較，就可以產(chǎn)生出SPWM脈沖信號(hào)。如果有來自智能功率模塊IPM的過流信號(hào)、欠壓信號(hào)、IPM的過熱信號(hào)可通過系統(tǒng)的保護(hù)邏輯電路時(shí)輸出的6路PWM全部封鎖，以保證觸發(fā)系統(tǒng)安全可靠工作。3系統(tǒng)邏輯設(shè)計(jì)SPWM脈沖發(fā)生器由系統(tǒng)總線接口電路、過流欠壓邏輯封鎖電路、三角載波邏輯產(chǎn)生電路、正弦調(diào)制波產(chǎn)生電路、片內(nèi)正弦函數(shù)表、比較控制與死區(qū)產(chǎn)生電路等邏輯功能模塊組成。31系統(tǒng)總線接口單元系統(tǒng)總線接口電路如圖1系統(tǒng)結(jié)構(gòu)圖所示的微處理器接口電路部分。其中D0D7為數(shù)據(jù)總線，芯片選擇信號(hào)為CS，寫信號(hào)為WR，總線地址選擇信號(hào)為A0A2。微處理器接口電路主要用于CPLD芯片接收來自微處理器的調(diào)制深度信號(hào)與其他邏輯控

9、制信號(hào)。此接口類似8255芯片功能。首先MCU向系統(tǒng)接口發(fā)出控制命令字，接口根據(jù)控制命令字將8 b數(shù)據(jù)放入相應(yīng)的片內(nèi)寄存器。32過流、欠壓、IPM保護(hù)邏輯由于本文設(shè)計(jì)的觸發(fā)電路作為觸發(fā)電路的主控芯片，故需要根據(jù)相應(yīng)的邏輯關(guān)系作出處理。通過CPLD內(nèi)的邏輯電路進(jìn)行判斷，一旦出現(xiàn)IPM過流、供電電源欠壓、IPM過流時(shí)，立即將六路輸出脈沖封鎖，同時(shí)將相應(yīng)的故障信號(hào)反饋出，以保證輸出到IPM上的PWM信號(hào)可靠。列出關(guān)鍵程序如下：其中：clr為清零信號(hào)；fout，fout1為相應(yīng)的脈沖封鎖信號(hào)與故障顯示信號(hào)。 其邏輯框圖如圖2所示。33三角載波產(chǎn)生利用可逆計(jì)數(shù)器對(duì)系統(tǒng)時(shí)鐘進(jìn)行計(jì)數(shù)。計(jì)數(shù)器先執(zhí)行加法從0計(jì)

10、數(shù)到255，再執(zhí)行減法計(jì)數(shù)從255到0，從而實(shí)現(xiàn)三角載波。三角載波的峰峰值為255。34正弦調(diào)制波的產(chǎn)生CPLD芯片只能綜合一些簡單的“，”等算術(shù)邏輯，要其實(shí)現(xiàn)正弦函數(shù)的計(jì)算非常不經(jīng)濟(jì)。因此正弦調(diào)制波的產(chǎn)生是由查正弦函數(shù)表來完成的。在CPLD芯片內(nèi)部開辟一塊ROM區(qū)域，將離散時(shí)間正弦波幅值按相應(yīng)的順序存入片內(nèi)。在需要時(shí)，按照相位與地址一一對(duì)應(yīng)的關(guān)系從表中依次讀出即可。由于CPLD芯片的硬件資源有限，如何有效地利用資源成為非常關(guān)鍵的一點(diǎn)?？紤]到正弦的周期性與對(duì)稱性，因此在ROM表中只需存正弦函數(shù)2周期的波形數(shù)據(jù)即可。在本設(shè)計(jì)中，一個(gè)正弦波周期內(nèi)共采樣2 048個(gè)點(diǎn)，相位分辯率為076°

11、，而實(shí)際在ROM表中僅需存512個(gè)采樣點(diǎn)。這樣大大減少了芯片硬件資源的消耗。35正弦調(diào)制波幅值的調(diào)節(jié)PWM脈沖發(fā)生器必須根據(jù)正弦調(diào)制波幅值的大小來調(diào)整PWM脈沖的寬度。在本設(shè)計(jì)中，由于三角載波峰值固定，正弦調(diào)制波幅值僅由調(diào)制深度決定。CPLD芯片通過總線接口從微處理器接收到調(diào)制深度信號(hào)，再利用乘法器對(duì)從正弦函數(shù)表中取出的正弦幅值進(jìn)行調(diào)制深度加權(quán)調(diào)整。正弦調(diào)制波幅值設(shè)調(diào)制深度為，當(dāng)前時(shí)刻正弦幅值為SinData，利用下式正弦調(diào)制波幅值Data為：Data（·SinData）255，取值范圍01。本設(shè)計(jì)采用雙極性調(diào)制方式，而三角載波的取值范圍為0255，其中位線值為127，故實(shí)際產(chǎn)生的正

12、弦調(diào)制波幅值按照下列公式進(jìn)行調(diào)整，其中Ad為調(diào)整后的正弦調(diào)制波數(shù)據(jù)。 36三相正弦信號(hào)的產(chǎn)生針對(duì)靜止補(bǔ)償器主電路，需要產(chǎn)生出3個(gè)相位彼此互差120°的SPWM的脈沖信號(hào)。而通過一個(gè)正弦函數(shù)表來發(fā)出3相正弦信號(hào)，不僅需要考慮3個(gè)正弦信號(hào)的起始相位，而且需要3個(gè)可逆計(jì)數(shù)器分別來控制查找正弦函數(shù)表。例如在本設(shè)計(jì)中產(chǎn)生3個(gè)初相位為0，相位互差120°的三相正弦信號(hào)。如圖3所示。U相首先從正弦函數(shù)表的地址0°開始累加讀起，當(dāng)讀到地址90°處，再從地址90°處累減讀到地址0°處，這樣在U相可逆計(jì)數(shù)器的控制下，就可以得到周期為的單向半波正弦信號(hào)；W

13、相首先從正弦函數(shù)表的地址60°開始遞減讀起，當(dāng)讀到地址0°處，再從地 址0°處遞增讀到地址90°處，然后從地址90°處遞減讀到 地址0°處，這樣在W相可逆計(jì)數(shù)器的控制下，就可以得到周期為，初相位滯后U相60°的單向半波正弦信號(hào)；同理V相從正弦函數(shù)表的地址60°開始累加讀起，在V相可逆計(jì)數(shù)器的控制下，就可以得到周期為，初相位滯后W相60°的單向半波正弦信號(hào)。這樣通過一個(gè)2周期的正弦函數(shù)表，就可以發(fā)出3個(gè)相位互差60°周期為的單向半波正弦信號(hào)來。然后查出的數(shù)據(jù)，經(jīng)過正弦調(diào)制波幅值調(diào)節(jié)。使輸出的3個(gè)單

14、向半波正弦幅值滿足設(shè)計(jì)的幅值調(diào)節(jié)要求后，再與三角載波進(jìn)行比較，就可以得出3個(gè)相位互差120°的SPWM脈沖信號(hào)。37不對(duì)稱控制設(shè)計(jì)當(dāng)系統(tǒng)不對(duì)稱運(yùn)行時(shí)，本設(shè)計(jì)可以根據(jù)不對(duì)稱狀況，利用三相同步信號(hào)，進(jìn)行分相控制，以保證系統(tǒng)的參數(shù)根據(jù)要求，對(duì)運(yùn)行相進(jìn)行無功補(bǔ)償。4系統(tǒng)邏輯與時(shí)序功能仿真利用MAXPlusII的波形仿真功能可以得到芯片輸入輸出仿真圖。Atlera公司的這種軟件非常方便的提供了驗(yàn)證方式。不但提供邏輯輸出的驗(yàn)證，而且提供了時(shí)序的驗(yàn)證，包括芯片內(nèi)部的各點(diǎn)之間的延時(shí)，以及競爭冒險(xiǎn)現(xiàn)象的出現(xiàn)。圖4（a）為輸入調(diào)制頻率為50 Hz調(diào)制深度為075時(shí)的三相六路SPWM波形，三相彼此相位互差

15、120°。其中AH與AL為U相沒有加死區(qū)的上橋信號(hào)與下橋信號(hào)，后面以此類推。flagA，flagB，flagC為三相正弦同步信號(hào)，以保證三相六路數(shù)據(jù)嚴(yán)格按相互滯后120°的相位輸出。圖4（b）為輸入調(diào)制頻率為50 Hz調(diào)制深度為025時(shí)的三相六路SPWM波形。可以看到輸出的六路PWM信號(hào)比與圖4（b）相比脈沖寬度有了明顯的改變。圖4（c）為加了死區(qū)后的調(diào)制頻率為50 Hz，調(diào)制深度為075的三相六路SPWM波形。5結(jié)語本文提出了一種利用CPLD產(chǎn)生PWM波的方案，并給出了具體的實(shí)現(xiàn)的方法以及相應(yīng)的PWM波發(fā)生框圖。該數(shù)字觸發(fā)電路用在系統(tǒng)可編程芯片實(shí)現(xiàn)，用硬件描述語言（VHDL）以及圖形輸入兩種方式完成了整個(gè)功能模塊的全部設(shè)計(jì)工作。使得觸發(fā)電路更為可靠與穩(wěn)定。為高載波SPWM波形生成提供了一條快速實(shí)現(xiàn)的途徑。如果改變輸入時(shí)鐘的頻率以及相應(yīng)的載波頻率，以此電路為核心，配合相應(yīng)的外部保護(hù)電路與其他邏輯控制電路，完全可以應(yīng)用于實(shí)際逆變系統(tǒng)中。 參考文獻(xiàn) 1田杰，等基于CPLD的靜止補(bǔ)償器PWM脈沖發(fā)生器設(shè)計(jì)