組成原理算術(shù)邏輯運(yùn)算實(shí)驗(yàn)

1、一、目的1、了解運(yùn)算器的組成結(jié)構(gòu)。2、掌握運(yùn)算器的工作原理。3、學(xué)習(xí)運(yùn)算器的設(shè)計(jì)方法。4、掌握簡(jiǎn)單運(yùn)算器的數(shù)據(jù)傳輸通路。5、驗(yàn)證運(yùn)算功能發(fā)生器74LS181的組合功能。二、實(shí)驗(yàn)設(shè)備TDN-CM+或TDN-CM+教學(xué)實(shí)驗(yàn)系統(tǒng)一套。三、實(shí)驗(yàn)原理實(shí)驗(yàn)中所用的運(yùn)算器數(shù)據(jù)通路圖如圖 2.6-1。圖中所示的是由兩片 74LS181 芯片以并/串形式構(gòu)成的 8 位字長(zhǎng)的運(yùn)算器。右方為低 4 位運(yùn)算芯片，左方為高 4 位運(yùn)算芯片。低位芯片的進(jìn)位輸出端 Cn+4 與高位芯片的進(jìn)位輸入端 Cn 相連，使低 4 位運(yùn)算產(chǎn)生的進(jìn)位送進(jìn)高 4位運(yùn)算中。低位芯片的進(jìn)位輸入端 Cn 可與外來(lái)進(jìn)位相連，高位芯片的進(jìn)位輸出引至

2、外部。 兩個(gè)芯片的控制端 S0S3 和 M 各自相連，其控制電平按表 2.6-1。 為進(jìn)行雙操作數(shù)運(yùn)算，運(yùn)算器的兩個(gè)數(shù)據(jù)輸入端分別由兩個(gè)數(shù)據(jù)暫存器 DR1、DR2（用鎖存器 74LS273 實(shí)現(xiàn)）來(lái)鎖存數(shù)據(jù)。要將內(nèi)總線上的數(shù)據(jù)鎖存到 DR1 或 DR2 中，則鎖存器74LS273 的控制端 LDDR1 或 LDDR2 須為高電平。當(dāng) T4 脈沖來(lái)到的時(shí)候，總線上的數(shù)據(jù)就被鎖存進(jìn) DR1 或 DR2 中了。 為控制運(yùn)算器向內(nèi)總線上輸出運(yùn)算結(jié)果，在其輸出端連接了一個(gè)三態(tài)門(mén)（用 74LS245 實(shí)現(xiàn)）。若要將運(yùn)算結(jié)果輸出到總線上，則要將三態(tài)門(mén) 74LS245 的控制端 ALU-B 置低電平。否則輸出

3、高阻態(tài)。數(shù)據(jù)輸入單元(實(shí)驗(yàn)板上印有 INPUT DEVICE用以給出參與運(yùn)算的數(shù)據(jù)。其中，輸入開(kāi)關(guān)經(jīng)過(guò)一個(gè)三態(tài)門(mén)（74LS245）和內(nèi)總線相連，該三態(tài)門(mén)的控制信號(hào)為 SW-B，取低電時(shí)，開(kāi)關(guān)上的數(shù)據(jù)則通過(guò)三態(tài)門(mén)而送入內(nèi)總線中?？偩€數(shù)據(jù)顯示燈（在 BUS UNIT 單元中）已與內(nèi)總線相連，用來(lái)顯示內(nèi)總線上的數(shù)據(jù)。 控制信號(hào)中除 T4 為脈沖信號(hào)，其它均為電平信號(hào)。 由于實(shí)驗(yàn)電路中的時(shí)序信號(hào)均已連至“W/R UNIT”單元中的相應(yīng)時(shí)序信號(hào)引出端，因此，需要將“W/R UNIT”單元中的 T4 接至“STATE UNIT”單元中的微動(dòng)開(kāi)關(guān) KK2 的輸出端。在進(jìn)行實(shí)驗(yàn)時(shí)，按動(dòng)微動(dòng)開(kāi)關(guān)，即可獲得實(shí)驗(yàn)所

4、需的單脈沖。 S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、SW-B 各電平控制信號(hào)則使用“SWITCH UNIT”單元中的二進(jìn)制數(shù)據(jù)開(kāi)關(guān)來(lái)模擬，其中 Cn、ALU-B、SW-B 為低電平有效，LDDR1、LDDR2 為高電平有效。 對(duì)于單總線數(shù)據(jù)通路，作實(shí)驗(yàn)時(shí)就要分時(shí)控制總線，即當(dāng)向 DR1、DR2 工作暫存器打入數(shù)據(jù)時(shí)，數(shù)據(jù)開(kāi)關(guān)三態(tài)門(mén)打開(kāi)，這時(shí)應(yīng)保證運(yùn)算器輸出三態(tài)門(mén)關(guān)閉；同樣，當(dāng)運(yùn)算器輸出結(jié)果至總線時(shí)也應(yīng)保證數(shù)據(jù)輸入三態(tài)門(mén)是在關(guān)閉狀態(tài)。四、實(shí)驗(yàn)步驟1按圖 2.6-2連接實(shí)驗(yàn)電路并檢查無(wú)誤。圖中將用戶需要連接的信號(hào)線用小圓圈標(biāo)明（其它實(shí)驗(yàn)相同，不再說(shuō)明）。 2開(kāi)電

5、源開(kāi)關(guān)。 3用輸入開(kāi)關(guān)向暫存器 DR1 置數(shù)。 撥動(dòng)輸入開(kāi)關(guān)形成二進(jìn)制數(shù) 01100101（或其它數(shù)值）。（數(shù)據(jù)顯示燈亮為 0，滅為1）。 使 SWITCH UNIT 單元中的開(kāi)關(guān) SW-B=0（打開(kāi)數(shù)據(jù)輸入三態(tài)門(mén)）、ALU-B=1（關(guān)閉ALU輸出三態(tài)門(mén)）、LDDR1=1、LDDR2=0。 按動(dòng)微動(dòng)開(kāi)關(guān) KK2，則將二進(jìn)制數(shù) 01100101 置入 DR1 中。 4用輸入開(kāi)關(guān)向暫存器 DR2 置數(shù)。 撥動(dòng)輸入開(kāi)關(guān)形成二進(jìn)制數(shù) 10100111（或其它數(shù)值）。 SW-B=0、ALU-B=1 保持不變，改變 LDDR1、LDDR2，使 LDDR1=0、LDDR2=1。 按動(dòng)微動(dòng)開(kāi)關(guān) KK2，則將二

6、進(jìn)制數(shù) 10100111 置入 DR2 中。 5檢驗(yàn) DR1 和 DR2 中存的數(shù)是否正確。 關(guān)閉數(shù)據(jù)輸入三態(tài)門(mén)（SW-B=1），打開(kāi) ALU輸出三態(tài)門(mén)（ALU-B=0），并使LDDR1=0、LDDR2=0，關(guān)閉寄存器。 置 S3、S2、 S1、S0 、M 為 1 1 1 1 1，總線顯示燈則顯示 DR1 中的數(shù)。 置 S3、S2、 S1、S0 、M 為 1 0 1 0 1，總線顯示燈則顯示 DR2 中的數(shù)。 6改變運(yùn)算器的功能設(shè)置，觀察運(yùn)算器的輸出。 SW-B=1、ALU-B=0 保持不變。 按表 2-2 置 S3、S2、 S1、S0 、M、Cn 的數(shù)值，并觀察總線顯示燈顯示的結(jié)果。 例如：

7、置 S3、S2、 S1、S0 、M、Cn 為 1 0 0 1 0 1，運(yùn)算器作加法運(yùn)算。 置 S3、S2、 S1、S0 、M、Cn 為 0 1 1 0 0 0，運(yùn)算器作減法運(yùn)算。 7驗(yàn)證 74LS181 的算術(shù)運(yùn)算和邏輯運(yùn)算功能（采用正邏輯） 在給定 DR1=65、DR2=A7 的情況下，改變運(yùn)算器的功能設(shè)置，觀察運(yùn)算器的輸出，填入下表中，并和理論分析進(jìn)行比較、驗(yàn)證。五、實(shí)驗(yàn)結(jié)果DR1DR2S3 S2 S1 S0M=0（算術(shù)運(yùn)算）M=1（邏輯運(yùn)算）Cn=1無(wú)進(jìn)位Cn=0有進(jìn)位656565A7A7A7F=（65）F=（E7）F=（7D）F=（ 0 ）F=（ A5）F=（4C ）F=（ BD ）F=（ 3F ）F=（ 8A ）F=（ 0C ）F=（ A2 ）F=（ 24 ）F=（ CA ）F=（ 4C ）F=（ 71 ）F=（ 64 ）F=（66）F=（E8）F=（7E）F=（ 0 ）F=（ A6 ）F=（ 4D ）F=（ BE ）F=（ 40 ）F=（ 8B ）F=（ 0D ）F=（ A3 ）F=（ 25 ）F=（ CB ）F=（ 4D ）F=（ 72 ）F=（ 65 ）F=（9A）F=（18）F=（82）F=（ 0 ）F=（ DA ）F=（ 58 ）F=（ C2 ）F=（ 40 ）F=（ 41 ）F=（ 3D ）F=（ A7 ）F=（ 2