微機(jī)原理和接口技術(shù)-5-1 存儲系統(tǒng)ppt課件

1、第五章第五章 存儲器存儲器微機(jī)原理與接口技術(shù)微機(jī)原理與接口技術(shù) 2019.10微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 2本章主要內(nèi)容本章主要內(nèi)容p5.1 存儲器概述存儲器概述p5.2 隨機(jī)存儲器隨機(jī)存儲器p5.3 只讀存儲器只讀存儲器p5.4 CPU與存儲器的銜接與存儲器的銜接微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 35.1 存儲器概述存儲器概述p存儲器分類存儲器分類p存儲器的性能目的存儲器的性能目的微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 4存儲器分類存儲器分類-按存儲介質(zhì)分按存儲

2、介質(zhì)分p半導(dǎo)體存儲器半導(dǎo)體存儲器p 雙極型存儲器雙極型存儲器 MOS存儲器存儲器 p 速度快、功耗低速度快、功耗低p磁存儲器磁存儲器p 磁芯、磁帶、磁盤磁芯、磁帶、磁盤 p 容量大，速度慢、體積大容量大，速度慢、體積大p激光存儲器激光存儲器p CD-ROM CD-RW CD-R p DVD-ROM DVD-RW DVD-Rp 便于攜帶，廉價(jià)，易于保管便于攜帶，廉價(jià)，易于保管微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 5 雙極型雙極型 RAM 靜態(tài)靜態(tài) 動(dòng)態(tài)動(dòng)態(tài) 掩膜掩膜 ROM ROM 可編程可編程 PROM 可擦寫可擦寫 EPROM MOS半導(dǎo)體存儲器半導(dǎo)體

3、存儲器pRAM種類種類p雙極型雙極型RAMpMOS RAMp靜態(tài)靜態(tài)RAM(SRAM)，速度快，集成度低，速度快，集成度低p動(dòng)態(tài)動(dòng)態(tài)RAM(DRAM)，速度慢，集成度高，速度慢，集成度高微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 6存儲系統(tǒng)分級構(gòu)造存儲系統(tǒng)分級構(gòu)造CPU高速緩沖高速緩沖存儲器存儲器主存主存 外存外存輔存輔存存放器存放器主機(jī)主機(jī)微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 7存儲系統(tǒng)主要技術(shù)目的存儲系統(tǒng)主要技術(shù)目的p存儲容量存儲容量p 一個(gè)存儲器中存儲單元假設(shè)干個(gè)存儲位組成的總數(shù)。一個(gè)存儲器中存儲單元假設(shè)干個(gè)存儲位

4、組成的總數(shù)。p 注：字節(jié)存儲單元一個(gè)單元存放一個(gè)字節(jié)、字存儲單元；許注：字節(jié)存儲單元一個(gè)單元存放一個(gè)字節(jié)、字存儲單元；許多存儲單元構(gòu)成一個(gè)存儲體。多存儲單元構(gòu)成一個(gè)存儲體。p存儲時(shí)間存儲時(shí)間p 從存儲器接遭到讀寫命令到從存儲器中讀出或?qū)懭胄畔⑺啔v的從存儲器接遭到讀寫命令到從存儲器中讀出或?qū)懭胄畔⑺啔v的時(shí)間時(shí)間,或稱訪問時(shí)間或稱訪問時(shí)間 p存儲周期存儲周期p 延續(xù)兩次訪問存儲器所需求的最小時(shí)間間隔延續(xù)兩次訪問存儲器所需求的最小時(shí)間間隔p存儲器帶寬存儲器帶寬p 單位時(shí)間內(nèi)存儲器存取的信息量單位時(shí)間內(nèi)存儲器存取的信息量p Byte/s微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技

5、大學(xué)計(jì)算機(jī)學(xué)院 8本章主要內(nèi)容本章主要內(nèi)容p5.1 存儲器概述存儲器概述p5.2 隨機(jī)存儲器隨機(jī)存儲器p5.3 只讀存儲器只讀存儲器p5.4 CPU與存儲器的銜接與存儲器的銜接微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 95.2 隨機(jī)存儲器隨機(jī)存儲器p靜態(tài)隨機(jī)存取存儲器靜態(tài)隨機(jī)存取存儲器SRAMp動(dòng)態(tài)隨機(jī)存取存儲器動(dòng)態(tài)隨機(jī)存取存儲器DRAMp存儲器的任務(wù)時(shí)序存儲器的任務(wù)時(shí)序p高速緩沖存儲器高速緩沖存儲器微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 10主存儲器特征主存儲器特征p半導(dǎo)體半導(dǎo)體MOS存儲器組成存儲器組成p存儲單元：字

6、存儲單元，字節(jié)存儲單元存儲單元：字存儲單元，字節(jié)存儲單元p按地址進(jìn)展訪問：字地址，字節(jié)地址按地址進(jìn)展訪問：字地址，字節(jié)地址p主存空間包含可讀主存空間包含可讀/寫存儲空間和只讀存儲空間寫存儲空間和只讀存儲空間地址譯碼驅(qū)動(dòng)器地址譯碼驅(qū)動(dòng)器控制線路控制線路數(shù)據(jù)存放器數(shù)據(jù)存放器地址地址 可讀寫存儲體可讀寫存儲體 m位位 m位位(CPU)CPUR/Wn位位 2n 只讀存儲體只讀存儲體 M*N微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 11隨機(jī)存取存儲器隨機(jī)存取存儲器p靜態(tài)靜態(tài)MOS存儲器存儲器p SRAMp動(dòng)態(tài)動(dòng)態(tài)MOS存儲器存儲器p DRAM微機(jī)原理與接口技術(shù)-Cha

7、pter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 12n用雙穩(wěn)態(tài)觸發(fā)器存儲信息。用雙穩(wěn)態(tài)觸發(fā)器存儲信息。n速度快速度快5ns，不需刷新，外圍電路比較，不需刷新，外圍電路比較簡單，但集成度低存儲容量小，約簡單，但集成度低存儲容量小，約1Mbit/片，功耗大。片，功耗大。n在在PC機(jī)中，機(jī)中，SRAM被廣泛地用作高速緩沖存被廣泛地用作高速緩沖存儲器儲器Cache。n對容量為對容量為M*N的的SRAM芯片，其地址線數(shù)芯片，其地址線數(shù)=2M；數(shù)據(jù)線數(shù)；數(shù)據(jù)線數(shù)=N。反之，假設(shè)。反之，假設(shè)SRAM芯芯片的地址線數(shù)為片的地址線數(shù)為K，那么可以推斷其單元數(shù)為，那么可以推斷其單元數(shù)為2K個(gè)。個(gè)。 靜態(tài)靜態(tài)M

8、OS存儲器存儲器微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 13MOS 管任務(wù)原理管任務(wù)原理金屬氧化物半導(dǎo)體金屬氧化物半導(dǎo)體G高高-D，S導(dǎo)通等效為一個(gè)較小的電阻導(dǎo)通等效為一個(gè)較小的電阻G低低-D，S截止斷開截止斷開G與與D、S之間絕緣，電壓控制。之間絕緣，電壓控制。G柵極柵極D漏極漏極S源極源極微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 14六管六管SRAM存儲器存儲器T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)I/OO/IY地址譯碼線地址譯碼線X地址譯碼線地址譯碼線pT1 T2 任務(wù)管任務(wù)管pT3 T4負(fù)載

9、管負(fù)載管pT5 T6pT7 T8 門控管門控管寫寫讀讀X地址譯碼線地址譯碼線DDY地址譯碼線地址譯碼線XpX為行選擇線為行選擇線pD為數(shù)據(jù)輸出口為數(shù)據(jù)輸出口p位存儲體的行選擇線選中位存儲體的行選擇線選中方能讀出或者寫入數(shù)據(jù)方能讀出或者寫入數(shù)據(jù)位存儲體封裝微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 15X0Y0DDXX1X2X3Y1存儲矩陣存儲矩陣DDXDDXDDXDDXDDXDDXDDX微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 1664x64 存儲矩陣存儲矩陣I/O電路電路存儲矩陣存儲矩陣64644096X0X1X630,0

10、1,063,0Y00,11,163,1Y10,631,6363,63Y63存儲容量：存儲容量：4K1位位1,1X1Y1微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 174K4位存儲體位存儲體X0 X63 X1 Y0 Y63 Y0 Yn Y0 Y63 Y0 Y63 D0 D1 D2 D3一條列選擇線同時(shí)選擇多列一條列選擇線同時(shí)選擇多列X0Y00,00,00,00,0Y0Y0Y0Y0 Y63X0 X63 X1 微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 18譯碼電路譯碼電路p將輸入的一組二進(jìn)制編碼變換為一個(gè)特定將輸入的一組二進(jìn)制編碼

11、變換為一個(gè)特定的控制信號的控制信號p將輸入的一組高位地址信號經(jīng)過變換，產(chǎn)將輸入的一組高位地址信號經(jīng)過變換，產(chǎn)生一個(gè)有效的控制信號，用于選中某一個(gè)生一個(gè)有效的控制信號，用于選中某一個(gè)存儲器芯片，從而確定該存儲器芯片在內(nèi)存儲器芯片，從而確定該存儲器芯片在內(nèi)存中的地址范圍。存中的地址范圍。微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 19地址譯碼器地址譯碼器 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y73:8譯碼器譯碼器 OE A2 A1 A00000 00 00 00 00 00 00 01 10010 00 00 00 00 00 01 10 00100 00

12、00 00 00 01 10 00 00110 00 00 00 01 10 00 00 01000 00 00 01 10 00 00 00 01010 00 01 10 00 00 00 00 01100 01 10 00 00 00 00 00 01111 10 00 00 00 00 00 00 0A2A1A0 Y7Y7 Y6Y6 Y6Y6 Y4Y4 Y3Y3 Y2Y2 Y1Y1 Y0Y0地址譯碼器的作用：給定一個(gè)地址譯碼器的作用：給定一個(gè)n位二進(jìn)制數(shù)值，找出該數(shù)值對應(yīng)的那根位二進(jìn)制數(shù)值，找出該數(shù)值對應(yīng)的那根選擇線，使之電平不同于其他選擇線。選擇線，使之電平不同于其他選擇線。Y7=A2

13、 A1 A0 OE 可擴(kuò)展至可擴(kuò)展至8位、位、16位、位、32位等位等OE=1時(shí)任務(wù)，時(shí)任務(wù)，=0時(shí)一切輸出為時(shí)一切輸出為0Y0=A2 A1 A0 OEY1=A2 A1 A0 OE微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 20各種譯碼器各種譯碼器p1-2譯碼器譯碼器p2-4譯碼器譯碼器p3-8譯碼器譯碼器p4-16譯碼器譯碼器3-8譯碼譯碼ramsel7ramsel2ramsel1ramsel0OE#微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 21單譯碼方式單譯碼方式Byte 2Byte 2n-1Byte 1Byte 0N路

14、路譯譯碼碼電電路路N位位地地址址輸輸入入4位地址輸入可尋址位地址輸入可尋址16byte, 8位地址輸入可尋址位地址輸入可尋址256byte2N位輸出的位輸出的譯碼電路譯碼電路n位地址，尋址位地址，尋址2n個(gè)存儲單元，個(gè)存儲單元，2n根譯碼線根譯碼線微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 220n雙譯碼方式雙譯碼方式01020304101213141nn0n1n2n3nnX地地址址譯譯碼碼Y地址譯碼地址譯碼n位地址，尋址位地址，尋址2n個(gè)存儲單元，個(gè)存儲單元，2*2n/2根譯碼線根譯碼線4K1位存儲體位存儲體要多少根譯碼線？要多少根譯碼線？微機(jī)原理與接口技術(shù)

15、-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 231.1.存儲器的片選信號譯碼存儲器的片選信號譯碼線選法線選法: :從高位選擇幾條地址線從高位選擇幾條地址線全譯碼法全譯碼法: :高位全部參與譯碼高位全部參與譯碼部分譯碼部分譯碼: :高位地址線部分參與譯碼高位地址線部分參與譯碼2.2.地址譯碼電路設(shè)計(jì)地址譯碼電路設(shè)計(jì)例例1:1:要求用要求用1K(1K(例如例如Intel2114, 1KIntel2114, 1K4)4)的的RAMRAM芯片，組成芯片，組成4K 4K 的的RAMRAM系統(tǒng)系統(tǒng),CPU,CPU尋址空間尋址空間64K(1664K(16條地址線條地址線),),要求要求: :

16、 (1) (1)確定芯片組數(shù)確定芯片組數(shù):4:4片片 (2) (2)片內(nèi)譯碼片內(nèi)譯碼: :低位低位1010條地址線條地址線 (3) (3)片選信號的譯碼方式片選信號的譯碼方式? ?存儲器地址譯碼方法存儲器地址譯碼方法微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 241)線選法線選法設(shè)計(jì)：設(shè)計(jì)：(1)確定芯片組數(shù)確定芯片組數(shù):8片片(2)片內(nèi)譯碼片內(nèi)譯碼:低位低位10條地址條地址線線(3)片選信號的譯碼方式片選信號的譯碼方式?特點(diǎn)特點(diǎn)簡單簡單 地址能夠重疊地址能夠重疊 地址不延續(xù)地址不延續(xù)微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院

17、 25p2)全譯碼法全譯碼法:全部地址線參與譯碼全部地址線參與譯碼p例例2:用用8K的的RAM芯片，組成芯片，組成64K 的的RAM系系,CPU尋址尋址空間空間64K(16條地址線條地址線)。p設(shè)計(jì)設(shè)計(jì)p確定芯片數(shù)確定芯片數(shù):8片片p片內(nèi)譯碼片內(nèi)譯碼:13條地址線條地址線p片選信號的譯碼方式片選信號的譯碼方式?p特點(diǎn)特點(diǎn):p地址獨(dú)一地址獨(dú)一,不重疊不重疊p地址延續(xù)地址延續(xù)微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 26全地址譯碼全地址譯碼p用全部的高位地址信號作為譯碼信號，使得存儲用全部的高位地址信號作為譯碼信號，使得存儲器芯片的每一個(gè)單元都占據(jù)一個(gè)獨(dú)一的內(nèi)存

18、地址。器芯片的每一個(gè)單元都占據(jù)一個(gè)獨(dú)一的內(nèi)存地址。存儲器存儲器芯片芯片譯譯碼碼器器低位地址高位地址全部地址片選信號微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 273)部分譯碼部分譯碼 例例3:用用8K的的RAM芯片，組成芯片，組成32K 的的RAM系統(tǒng)系統(tǒng),CPU尋址空間尋址空間64K(16條地址線條地址線).高位地址不參高位地址不參與譯碼與譯碼微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 28部分地址譯碼部分地址譯碼p用部分高位地址信號而不是全部作為譯碼信用部分高位地址信號而不是全部作為譯碼信號，使得被選中得存儲器芯片占有幾組

19、不同的地號，使得被選中得存儲器芯片占有幾組不同的地址范圍。址范圍。p下例運(yùn)用高下例運(yùn)用高5位地址作為譯碼信號，從而使被選位地址作為譯碼信號，從而使被選中芯片的每個(gè)單元都占有兩個(gè)地址，即這兩個(gè)地中芯片的每個(gè)單元都占有兩個(gè)地址，即這兩個(gè)地址都指向同一個(gè)單元。址都指向同一個(gè)單元。微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 29部分地址譯碼例部分地址譯碼例p同一物理存儲器占用兩組地址：同一物理存儲器占用兩組地址：p F0000HF1FFFH B0000HB1FFFHp A18不參與譯碼不參與譯碼A19A17A16A15A14A13&1到6264CS1微機(jī)原理與

20、接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 30驅(qū)動(dòng)器與驅(qū)動(dòng)器與I/O電路電路p驅(qū)動(dòng)器驅(qū)動(dòng)器p 一條選擇線帶很多存儲位，選擇線負(fù)載過大，一條選擇線帶很多存儲位，選擇線負(fù)載過大，p 在地址譯碼器輸出端添加驅(qū)動(dòng)電路，在地址譯碼器輸出端添加驅(qū)動(dòng)電路，p 保證每一個(gè)存儲位都能正常任務(wù)。保證每一個(gè)存儲位都能正常任務(wù)。pI/O電路電路p 存儲體與數(shù)據(jù)總線之間的電路，存儲體與數(shù)據(jù)總線之間的電路，p 讀出時(shí)具有放大讀出信息的功能。讀出時(shí)具有放大讀出信息的功能。微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 31X0X1存儲單元陣列存儲單元陣列存儲單元陣列存

21、儲單元陣列存儲單元陣列存儲單元陣列X X向地址譯碼器向地址譯碼器X向驅(qū)動(dòng)器向驅(qū)動(dòng)器I/O電電路路n位位X向地址向地址DBUSY0 Y1Y向地址譯碼器向地址譯碼器Y向驅(qū)動(dòng)器向驅(qū)動(dòng)器m位位Y向地址向地址靜態(tài)存儲器芯片構(gòu)造靜態(tài)存儲器芯片構(gòu)造控制電路控制電路RDWRCS寫寫讀讀微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 322114引腳圖引腳圖p地址線地址線p數(shù)據(jù)線數(shù)據(jù)線p讀寫控制線讀寫控制線p片選線片選線p電源線電源線p地線地線容量：容量：1K4位位A6A5A4A3A0A1A2CSGND123456789181716151413121110VCCA7A8A9I/O1

22、I/O2I/O3I/O4WE2114A6微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 33行行選選擇擇輸入輸入數(shù)據(jù)數(shù)據(jù)控制控制VCCGNDA3A4A5A6A7A8I/O1I/O2I/O3I/O4A0A1A2A9CSWE&6464存儲矩陣存儲矩陣列列I/OI/O電路電路列選擇列選擇4個(gè)個(gè)6416矩陣矩陣微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 34SRAM 6264芯片芯片6264外部引線圖外部引線圖邏輯符號：邏輯符號：6264D7-D0A12-A0OEWECS1CS2容量：容量：8K8位位微機(jī)原理與接口技術(shù)-Chapt

23、er5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 356264芯片與系統(tǒng)的銜接芯片與系統(tǒng)的銜接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR譯碼譯碼電路電路高位地高位地址信號址信號D0D7 微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 36隨機(jī)存取存儲器隨機(jī)存取存儲器Random Access Memoryp靜態(tài)靜態(tài)MOS存儲器存儲器pSRAMp動(dòng)態(tài)動(dòng)態(tài)MOS存儲器存儲器pDRAM微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 37CDVss(0V)CD四管四管DRAM存儲器存儲器Vss(0V)T1T2T5T7T8T

24、6I/OO/IVss(0V)預(yù)充預(yù)充T 10T9EDX地址譯碼線地址譯碼線Y地址譯碼線地址譯碼線ABC1C2DD微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 38單管單管DRAMT1T8T6O/IVss(0V)預(yù)充預(yù)充T 10T9EDX地址譯碼線地址譯碼線Y地址譯碼線地址譯碼線T5AC1Vss(0V)CDBT2C2Vss(0V)CDT7I/ODD微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 39單管單管DRAM存儲器讀過程存儲器讀過程Vss(0V)T1DX地址譯碼線地址譯碼線C電容用于存儲電容用于存儲電荷，有電荷電荷，有電荷代表代

25、表1，否那，否那么代表么代表0I/OY地址譯碼線地址譯碼線T2微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 40表表 單管存儲元電路和四管存儲元電路對比單管存儲元電路和四管存儲元電路對比名稱名稱優(yōu)點(diǎn)優(yōu)點(diǎn)缺點(diǎn)缺點(diǎn)四管存儲元四管存儲元電路電路外圍電路比較簡外圍電路比較簡單，刷新時(shí)不需單，刷新時(shí)不需要另加外部邏輯要另加外部邏輯管子多，占用的芯片管子多，占用的芯片面積大面積大單管存儲元單管存儲元電路電路元件數(shù)量少，集元件數(shù)量少，集成度高成度高需要有高鑒別能力的需要有高鑒別能力的讀出放大器配合工作讀出放大器配合工作外圍電路比較復(fù)雜外圍電路比較復(fù)雜微機(jī)原理與接口技術(shù)-Cha

26、pter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 41單管單管DRAM刷新相關(guān)概念刷新相關(guān)概念Vss(0V)T1DX地址譯碼線地址譯碼線CI/OY地址譯碼線地址譯碼線T2(平常無電源供電平常無電源供電)存在問題：存在問題：1、電容、電容C上電荷會走漏，需定期上電荷會走漏，需定期向電容補(bǔ)充電荷，以堅(jiān)持信息不向電容補(bǔ)充電荷，以堅(jiān)持信息不變。稱為刷新。變。稱為刷新。2、讀出、讀出C上的上的1時(shí)，會減少時(shí)，會減少C上的上的電荷，破壞了信息，需再生。電荷，破壞了信息，需再生。最大刷新周期：從存儲信息到信息走漏終了所閱歷的時(shí)間稱為最大刷新最大刷新周期：從存儲信息到信息走漏終了所閱歷的時(shí)間稱為最大刷新周期

27、如周期如2ms，在最大刷新周期內(nèi)必需完成刷新過程。，在最大刷新周期內(nèi)必需完成刷新過程。刷新周期：從上一次對存儲器刷新終了到下一次對整個(gè)存儲器刷新終了刷新周期：從上一次對存儲器刷新終了到下一次對整個(gè)存儲器刷新終了所需求的時(shí)間稱為刷新周期。所需求的時(shí)間稱為刷新周期。微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 42DRAM 讀再生與刷新讀再生與刷新Vss(0V)T1DX地址譯碼線地址譯碼線CI/OY地址譯碼線地址譯碼線T2T4T3T1T2TSVDD(5V)PS預(yù)置脈沖預(yù)置脈沖PSPSX / Y / RD有效數(shù)據(jù)有效數(shù)據(jù)I/OABRDA為了簡化電路，可為了簡化電路，可

28、以將以將A與與A接到一接到一同，省略同，省略RD，T2在所在列公用在所在列公用微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 43I/O電路電路存儲矩陣存儲矩陣128128=16384X0X1X1270,00,01,0127,0Y00,11,1127,1Y10,1271,127127,127Y127128128 1bit存儲矩陣的刷新存儲矩陣的刷新讀再生讀再生電路電路再生刷新再生刷新再生刷新再生刷新再生刷新再生刷新刷新一塊芯片所需的刷新周期由芯片矩陣的行數(shù)決議。刷新一塊芯片所需的刷新周期由芯片矩陣的行數(shù)決議。微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華

29、中科技大學(xué)計(jì)算機(jī)學(xué)院 44DRAM的刷新方式的刷新方式p集中式集中式p分散式分散式p異步式異步式下面以下面以128X128，存儲周期為，存儲周期為50ns，最大刷新周，最大刷新周期為期為2ms的存儲體為例，闡明原理。的存儲體為例，闡明原理。為了處置處理讀寫操作與刷新之間的關(guān)系矛盾。為了處置處理讀寫操作與刷新之間的關(guān)系矛盾。微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 45集中刷新方式集中刷新方式RW刷新刷新2刷新刷新1RW128RWRW刷新間隔刷新間隔2ms讀寫讀寫/維維持持刷新過程刷新過程/ 死區(qū)死區(qū)50ns50ns2ms內(nèi)集中安排一切刷新周期。用在實(shí)時(shí)要求不

30、高的場所。微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 46分散刷新方式分散刷新方式RW刷新刷新2刷新刷新1RW128RWRW刷新間隔刷新間隔2ms50ns50ns實(shí)踐存實(shí)踐存儲周期儲周期各刷新周期分散安排在存取周期中。用在低速系統(tǒng)中微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 47異步刷新方式異步刷新方式RW刷新刷新1RWRW15.5微秒50nsRW128RW各刷新周期分散安排在2ms內(nèi)每隔一段時(shí)間刷新一行。每隔15.5微秒提一次刷新懇求，刷新一行；2毫秒內(nèi)刷新完一切行是前2種方式的折中，用在大多數(shù)計(jì)算機(jī)中。2ms128行15.

31、5 微秒15.5微秒50ns微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 48刷新的幾點(diǎn)闡明刷新的幾點(diǎn)闡明1、不同資料、消費(fèi)工藝的動(dòng)態(tài)存儲器刷新周期不同，常見、不同資料、消費(fèi)工藝的動(dòng)態(tài)存儲器刷新周期不同，常見的有的有2ms 、4ms、 8ms，刷新時(shí)間間隔不能超越刷新，刷新時(shí)間間隔不能超越刷新周期。周期。2、存儲體采用雙譯碼的行、列構(gòu)造，刷新是按照行進(jìn)展的。、存儲體采用雙譯碼的行、列構(gòu)造，刷新是按照行進(jìn)展的。3、刷新地址是由專門的器件、刷新地址是由專門的器件- 刷新地址計(jì)數(shù)器給出的。刷新地址計(jì)數(shù)器給出的。要有專門的電路協(xié)調(diào)要有專門的電路協(xié)調(diào)CPU給出的地址和刷新

32、地址計(jì)數(shù)器給出的地址和刷新地址計(jì)數(shù)器給出的地址。給出的地址。微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 49DRAM控制電路控制電路CPU刷新地址刷新地址計(jì)數(shù)器計(jì)數(shù)器地址地址多路開關(guān)多路開關(guān)刷新刷新定時(shí)器定時(shí)器仲裁電路仲裁電路定時(shí)控制定時(shí)控制發(fā)生器發(fā)生器列地址列地址緩沖緩沖行地址行地址緩沖緩沖列譯碼列譯碼行行譯譯碼碼存儲矩陣存儲矩陣128X128I/OI/O緩沖緩沖讀寫懇求讀寫懇求RAS刷新刷新懇求懇求CAS.DA0 A6A0 A6情況情況1：CPU讀寫懇求，而無刷新懇求時(shí)。讀寫懇求，而無刷新懇求時(shí)。情況情況2：有刷新懇求時(shí)，不論：有刷新懇求時(shí)，不論CPU能否

33、有讀寫懇求有懇求時(shí)需等待。能否有讀寫懇求有懇求時(shí)需等待。WAITD微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 502116引腳圖引腳圖p地址線地址線p數(shù)據(jù)線數(shù)據(jù)線p讀寫控制線讀寫控制線pRASpCASp電源線電源線p地線地線 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VSS DOUT A6 A3 A4 A5 VCC 2116 VBB DIN WE RAS A0 A1 A2 VDD CAS 容量：容量：16K1位位微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 51典型典型DRAM芯片芯片2164

34、Ap2164A：64K1p采用行地址和列地址來確定一個(gè)單元；采用行地址和列地址來確定一個(gè)單元；p行列地址分時(shí)傳送，行列地址分時(shí)傳送，p 共用一組地址線；共用一組地址線；p地址線的數(shù)量僅地址線的數(shù)量僅p 為同等容量為同等容量SRAMp 芯片的一半。芯片的一半。行地址10001 0 0 0列地址微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 52pSDRAMSynchronous DRAMp它在它在1個(gè)個(gè)CPU時(shí)鐘周期內(nèi)可完成數(shù)據(jù)的訪問和刷新，即可與時(shí)鐘周期內(nèi)可完成數(shù)據(jù)的訪問和刷新，即可與CPU的的時(shí)鐘同步任務(wù)。時(shí)鐘同步任務(wù)。SDRAM的任務(wù)頻率目前最大可達(dá)的任務(wù)頻率

35、目前最大可達(dá)150MHz，存，存取時(shí)間約為取時(shí)間約為510ns，最大數(shù)據(jù)率為，最大數(shù)據(jù)率為150MB/s，是當(dāng)前微機(jī)中，是當(dāng)前微機(jī)中流行的規(guī)范內(nèi)存類型流行的規(guī)范內(nèi)存類型pRDRAMRambus DRAMp是由是由Rambus公司所開發(fā)的高速公司所開發(fā)的高速DRAM。其最大數(shù)據(jù)率可達(dá)。其最大數(shù)據(jù)率可達(dá)1.6GB/s。pDDR DRAMDouble Data Rate DRAMp是對是對SDRAM的改良，它在時(shí)鐘的上升沿和下降沿都可以傳送數(shù)據(jù)，的改良，它在時(shí)鐘的上升沿和下降沿都可以傳送數(shù)據(jù)，其數(shù)據(jù)率可達(dá)其數(shù)據(jù)率可達(dá)200-800 MB/s。主要運(yùn)用在主板和高速顯示卡上。主要運(yùn)用在主板和高速顯示卡上

36、。常見常見DRAM的種類的種類微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 53 動(dòng)態(tài)存儲器與靜態(tài)存儲器各有哪些特點(diǎn)？動(dòng)態(tài)存儲器與靜態(tài)存儲器各有哪些特點(diǎn)？pSRAM：采用：采用MOS管存儲數(shù)據(jù)，訪問速度快，無管存儲數(shù)據(jù)，訪問速度快，無刷新過程，存儲單位信息所需求的刷新過程，存儲單位信息所需求的MOS管較多，管較多，集成度低。集成度低。pDRAM：采用電容電荷存儲數(shù)據(jù)，訪問速度較：采用電容電荷存儲數(shù)據(jù)，訪問速度較SRAM慢，讀出時(shí)容易破壞數(shù)據(jù)，需求刷新過程補(bǔ)慢，讀出時(shí)容易破壞數(shù)據(jù)，需求刷新過程補(bǔ)充電荷，故需求專門的刷新電路，存儲單位信息所充電荷，故需求專門的刷新電

37、路，存儲單位信息所需求的需求的MOS管少，集成度高。管少，集成度高。微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 545.2.4 高速緩沖存儲器高速緩沖存儲器 Cache為什么需求高速緩存？為什么需求高速緩存？CPU任務(wù)速度與內(nèi)存任務(wù)速度不匹配任務(wù)速度與內(nèi)存任務(wù)速度不匹配例如，例如，800MHz的的PIII CPU的一條指令執(zhí)行時(shí)間的一條指令執(zhí)行時(shí)間約為約為1.25ns，而，而133MHz的的SDRAM存取時(shí)間存取時(shí)間為為7.5ns，即，即83%的時(shí)間的時(shí)間CPU都處于等待形狀都處于等待形狀，運(yùn)轉(zhuǎn)效率極低。，運(yùn)轉(zhuǎn)效率極低。處理：處理：CPU插入等待周期插入等待周

38、期降低了運(yùn)轉(zhuǎn)速度；降低了運(yùn)轉(zhuǎn)速度；采用高速采用高速RAM本錢太高；本錢太高；在在CPU和和RAM之間插入高速緩存之間插入高速緩存本錢上升不本錢上升不多、但速度可大幅度提高。多、但速度可大幅度提高。微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 551、Cache的根本原理的根本原理Cache的實(shí)際根底的實(shí)際根底 當(dāng)前要立刻執(zhí)行的程序往往局限在一個(gè)小范圍當(dāng)前要立刻執(zhí)行的程序往往局限在一個(gè)小范圍內(nèi)，也就是說在一個(gè)較短的時(shí)間間隔內(nèi)時(shí)間部分內(nèi)，也就是說在一個(gè)較短的時(shí)間間隔內(nèi)時(shí)間部分性，性，CPU對部分范圍的存儲器地址頻繁訪問空對部分范圍的存儲器地址頻繁訪問空間部分性，而對

39、此范圍之外的地址訪問很少。間部分性，而對此范圍之外的地址訪問很少。 這種景象稱為程序訪問的部分性。這種景象稱為程序訪問的部分性。 sum = 0;for (i = 0; i n; i+)sum += ai;return sum;微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 56cache根本思想根本思想p在處置器附近添加一個(gè)小容量快速存儲器在處置器附近添加一個(gè)小容量快速存儲器(cache)(cache)pCacheCache中存放內(nèi)存中經(jīng)常被訪問的數(shù)據(jù)中存放內(nèi)存中經(jīng)常被訪問的數(shù)據(jù)p當(dāng)程序訪問內(nèi)存時(shí)，我們希望被訪問數(shù)據(jù)存放在當(dāng)程序訪問內(nèi)存時(shí)，我們希望被訪問數(shù)據(jù)存放

40、在cachecache中中. .由于由于CPUCPU能夠會反復(fù)運(yùn)用能夠會反復(fù)運(yùn)用CacheCache中的數(shù)據(jù)中的數(shù)據(jù)，因此可以減少，因此可以減少CPU CPU 對慢速主存的訪問次數(shù)；對慢速主存的訪問次數(shù)；p如何使得經(jīng)常訪問的數(shù)據(jù)存放在如何使得經(jīng)常訪問的數(shù)據(jù)存放在CacheCache中中,Cache,Cache調(diào)調(diào)度算法度算法微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 57Cache普通由速度較快的普通由速度較快的SRAM構(gòu)成構(gòu)成Cache與主存都被看成由大小相等的數(shù)據(jù)塊組成；每個(gè)數(shù)據(jù)塊包括假設(shè)干與主存都被看成由大小相等的數(shù)據(jù)塊組成；每個(gè)數(shù)據(jù)塊包括假設(shè)干延續(xù)存放

41、的字節(jié)。延續(xù)存放的字節(jié)。Cache數(shù)據(jù)塊稱為行數(shù)據(jù)塊稱為行Li ；主存的數(shù)據(jù)塊稱為塊；主存的數(shù)據(jù)塊稱為塊BjCache與主存之間以數(shù)據(jù)塊為單位交換數(shù)據(jù)與主存之間以數(shù)據(jù)塊為單位交換數(shù)據(jù)相聯(lián)存儲器存放已調(diào)入相聯(lián)存儲器存放已調(diào)入Cache的數(shù)據(jù)塊的主存地址高位并與數(shù)據(jù)塊數(shù)的數(shù)據(jù)塊的主存地址高位并與數(shù)據(jù)塊數(shù)據(jù)在據(jù)在Cache中的位置關(guān)聯(lián)。故相聯(lián)存儲器的字?jǐn)?shù)與中的位置關(guān)聯(lián)。故相聯(lián)存儲器的字?jǐn)?shù)與Cache行數(shù)相等。行數(shù)相等。CPU給出的地址如與相聯(lián)存儲器中某個(gè)單元一樣，表示數(shù)據(jù)命中，否那么給出的地址如與相聯(lián)存儲器中某個(gè)單元一樣，表示數(shù)據(jù)命中，否那么喪失缺失喪失缺失管理邏輯相聯(lián)存儲器地址總線Cache數(shù)據(jù)總

42、線CPU命中未命中Cache構(gòu)造原理圖構(gòu)造原理圖第0塊第第0 0塊塊第第1 1塊塊第第n-1n-1塊塊主存主存快存微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 58Cache系統(tǒng)讀過程系統(tǒng)讀過程pCPU給出內(nèi)存地址給出內(nèi)存地址p利用該地址為關(guān)鍵字查找相聯(lián)存儲器利用該地址為關(guān)鍵字查找相聯(lián)存儲器p假設(shè)找到相應(yīng)的地址命中，闡明所需數(shù)據(jù)在假設(shè)找到相應(yīng)的地址命中，闡明所需數(shù)據(jù)在Cache中，訪問中，訪問Cache讀出數(shù)據(jù)讀出數(shù)據(jù)p否那么表示數(shù)據(jù)未命中，直接訪問主存否那么表示數(shù)據(jù)未命中，直接訪問主存p同時(shí)將數(shù)據(jù)調(diào)入同時(shí)將數(shù)據(jù)調(diào)入Cachep 更新相聯(lián)存儲器，記錄當(dāng)前數(shù)據(jù)塊地

43、址，便于更新相聯(lián)存儲器，記錄當(dāng)前數(shù)據(jù)塊地址，便于下次訪問；如下次訪問；如Cache已滿，需求從已滿，需求從Cache中淘汰中淘汰相關(guān)數(shù)據(jù)，以便交換新數(shù)據(jù)存儲更新相關(guān)數(shù)據(jù)，以便交換新數(shù)據(jù)存儲更新微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 59Cache系統(tǒng)寫過程系統(tǒng)寫過程pCPU給出內(nèi)存地址給出內(nèi)存地址p利用該地址為關(guān)鍵字查找相聯(lián)存儲器利用該地址為關(guān)鍵字查找相聯(lián)存儲器p假設(shè)找到相應(yīng)的地址命中，闡明所需數(shù)據(jù)在假設(shè)找到相應(yīng)的地址命中，闡明所需數(shù)據(jù)在Cache中，將數(shù)據(jù)寫入中，將數(shù)據(jù)寫入Cachep然后根據(jù)不同寫操作戰(zhàn)略寫入主存然后根據(jù)不同寫操作戰(zhàn)略寫入主存p如未命中，直接將數(shù)據(jù)寫入主存如未命中，直接將數(shù)據(jù)寫入主存p 寫入主存的同時(shí)寫入寫入主存的同時(shí)寫入Cache；如；如Cache已滿，已滿，需求從需求從Cache中淘汰相關(guān)數(shù)據(jù)，以便交換新數(shù)據(jù)中淘汰相關(guān)數(shù)據(jù)，以便交換新數(shù)據(jù)微機(jī)原理與接口技術(shù)-Chapter5 存儲器 Zuo 華中科技大學(xué)計(jì)算機(jī)學(xué)院 60p命中率hit ratioH： 在某個(gè)程序執(zhí)行期間，假設(shè)NC表示由Cache完成存取的總次數(shù)，Nm表示由主存完成存取的總次數(shù)，那么：p H= NC / NC +Nmp1H為喪失率miss ratio，或稱未命中率。p p