極低功耗無(wú)線收發(fā)集成芯片CC1000

1、極低功耗無(wú)線收發(fā)集成芯片CC1000摘要：介紹一種無(wú)線收發(fā)集成芯片CC1000 的電路結(jié)構(gòu)及典型的應(yīng)用設(shè)計(jì)；著重說(shuō)明 CC1000與微控制器通信所要求的時(shí)序。關(guān)鍵詞： 無(wú)線收發(fā)可編程跳頻CC1000引 言CC1000 是根據(jù) Chipcon 公司的 SmartRF 技術(shù)，在 0.35 m CMOS工藝下制造的一種理想的超高頻單片收發(fā)通信芯片。它的工作頻帶在315 、868 及 915MHz ，但 CC1000 很容易通過(guò)編程使其工作在 300 1000MHz 范圍內(nèi)。它具有低電壓（ 2.3 3.6V ），極低的功耗，可編程輸出功率（ -20 10dBm ），高靈敏度（一般 -109dBm ），

2、小尺寸（ TSSOP-28 封裝），集成了位同步器等特點(diǎn)。 其 FSK 數(shù)傳可達(dá) 72.8Kbps ，具有 250Hz 步長(zhǎng)可編程頻率能力， 適用于跳頻協(xié)議；主要工作參數(shù)能通過(guò)串行總線接口編程改變，使用非常靈活。圖 1 CC1000 的簡(jiǎn)化模塊圖1 電路結(jié)構(gòu)圖 1 所示為 CC1000 的簡(jiǎn)化模塊圖。 在接收模式下， CC1000 可看成是一個(gè)傳統(tǒng)的超外差接收器。射頻（ RF ）輸入信號(hào)經(jīng)低噪聲放大器（ LNA ）放大后翻轉(zhuǎn)進(jìn)入混頻器，通過(guò)混頻器混頻產(chǎn)生中頻（ IF ）信號(hào)。在中頻處理階段，該信號(hào)在送入解調(diào)器之前被放大和濾波?？蛇x的RSSI 信號(hào)和 IF 信號(hào)也可通過(guò)混頻產(chǎn)生于引腳RSSI/I

3、F 。解調(diào)后， CC1000 從引腳 DIO 輸出解調(diào)數(shù)字信號(hào)，解調(diào)信號(hào)的同步性由芯片上的PCLK 提供的時(shí)鐘信號(hào)完成。在發(fā)送模式下，壓控振蕩器（VCO ）輸出的信號(hào)直接送入功率放大器（PA ）。射頻輸出是通過(guò)加在 DIO 腳上的數(shù)據(jù)進(jìn)行控制的，稱(chēng)為移頻鍵控 （ FSK ）。這種內(nèi)部 T/R 切換電路使天線的連接和匹配設(shè)計(jì)更容易。頻率合成器產(chǎn)生的本振信號(hào)，在接收狀態(tài)下送入功放。頻率合成器是由晶振（XOSC ）、鑒相器（ PD ）、充電脈沖、 VCO 以及分頻器（ /R 和/N ）構(gòu)成，外接的晶體必須與XOSC 引腳相連，只有外圍電感需要與VCO 相連。圖 2 CC1000 典型應(yīng)用電路圖2 應(yīng)

4、用電路CC1000 工作時(shí)外圍元件很少， 典型的應(yīng)用電路如圖2 所示。當(dāng)配置 CC1000 不同的發(fā)射頻率時(shí) ,外圍元器件參數(shù)也不同,具體參數(shù)請(qǐng)見(jiàn)參考文獻(xiàn)1 。3 三線串行數(shù)據(jù)口CC1000 可通過(guò)簡(jiǎn)單的三線串行接口 (PDATA 、 PCLK和 PALE) 進(jìn)行編程，有 36 個(gè) 8位配置寄存器，每個(gè)由 7位地址尋址。一個(gè)完整的 CC1000配置，要求發(fā)送29 個(gè)數(shù)據(jù)幀，每個(gè) 16 位（7 個(gè)地址位， 1個(gè)讀 /寫(xiě)位和 8 個(gè)數(shù)據(jù)位）。 PCLK頻率決定了完全配置所需的時(shí)間。在 10MHz 的 PCLK 頻率工作下，完成整個(gè)配置所需時(shí)間少于60 s。在低電位模式設(shè)置時(shí)，僅需發(fā)射一個(gè)幀，所需時(shí)

5、間少于 2s。所有寄存器都可讀。在每次寫(xiě)循環(huán)中，16 位字節(jié)送入PDATA 通道，每個(gè)數(shù)據(jù)幀中 7 個(gè)最重要的位（ A6 ：0）是地址位， A6 是 MSB （最高位），首先被發(fā)送。下一個(gè)發(fā)送的位是讀 /寫(xiě)位（高電平寫(xiě)，低電平讀），在傳輸?shù)刂泛妥x/寫(xiě)位期間， PALE （編程地址鎖存使能）必須保持低電平，接著傳輸8 個(gè)數(shù)據(jù)位（ D7 ： 0），如圖 3 所示。表 1 是對(duì)各參數(shù)的說(shuō)明。 PDATA在 PCLK下降沿有效。 當(dāng) 8 位數(shù)據(jù)位中的最后一個(gè)字節(jié)位D0 裝入后，整個(gè)數(shù)據(jù)字才被裝入內(nèi)部配置寄存器中。經(jīng)過(guò)低電位狀態(tài)下編程的配置信息才會(huì)有效，但是不能關(guān)閉電源。表 1 串行接口時(shí)序說(shuō)明參數(shù)名稱(chēng)

6、符號(hào) /單位最小值說(shuō) 明PCLK 頻率fCLOCK/MHz-PCLK 低電平持續(xù)時(shí)間tCL,min/ns50PCLK 保持低電平的最短時(shí)間PCLK 高電平持續(xù)時(shí)間tCH,min/ns50PCLK 保持高電平的最短時(shí)間PALE 啟動(dòng)時(shí)間tSA/ns10PCLK 轉(zhuǎn)到下降沿前， PALE 保持低電平的最短時(shí)間PALE 持續(xù)時(shí)間tHA/ns10PCLK 轉(zhuǎn)到上升沿后， PALE 保持低電平的最短時(shí)間PDATA 啟動(dòng)時(shí)間tSD/ns10PCLK 轉(zhuǎn)到下降沿前， PALE 上數(shù)據(jù)準(zhǔn)備好的最短時(shí)間PDATA 持續(xù)時(shí)間tHD/ns10PCLK 轉(zhuǎn)到下降沿后， PALE 上數(shù)據(jù)準(zhǔn)備好的最短時(shí)間上升時(shí)間tris

7、e/ns-PCLK 和 PALE 上升時(shí)間的最大值下降時(shí)間tfall/ns-PCLK 和 PALE 下降時(shí)間的最大值微控制器通過(guò)相同的接口也能讀出配置寄存器。首先，發(fā)送7 位地址位，然后讀 /寫(xiě)位設(shè)為低電平，用來(lái)初始化讀回的數(shù)據(jù)。接著，CC1000從尋址寄存器中返回?cái)?shù)據(jù)。此時(shí)， PDATA 用作輸出口，在讀回?cái)?shù)據(jù)期間（D7：0），微控制器必須把它設(shè)成三態(tài)，或者在引腳開(kāi)路時(shí)設(shè)為高電平。讀操作的時(shí)序如圖4 所示。圖 3 CC1000 寫(xiě)操作的編程時(shí)序圖案圖 4 CC1000 讀操作的編程時(shí)序圖案4 與微控制器連接微控制器使用3 個(gè)輸出引腳用于接口（PDATA 、PCLK 、PALE ），與 PDA

8、TA 相連的引腳必須是雙向引腳，用于發(fā)送和接收數(shù)據(jù)。提供數(shù)據(jù)計(jì)時(shí)的 DCLK 應(yīng)與微控制器輸入端相連，其余引腳用來(lái)監(jiān)視 LOCK 信號(hào)（在引腳 CHP_OUT ）。當(dāng) PLL 鎖定時(shí)，該信號(hào)為邏輯高電平。圖 5 為 P87LPC762 單片機(jī)與 CC1000 接口示意圖。P87LPC762單片機(jī)寫(xiě) CC1000 內(nèi)部寄存器的程序如下：write_com(ucharaddr,ucharcom_data)/ 寫(xiě)內(nèi)部寄存器子程序 char i; addr=1;pale=0; /允許地址鎖存for(i=0;i7;i+) /送地址addr=1;p_data=CY;pclk=0;/上升沿pclk=1;p_data=1;/寫(xiě)操作pclk=0;pclk=1;pale=1;/禁止地址鎖存for(i=0;i8;i+)com_data=1;p_data=CY;pclk=0;pclk=1;結(jié) 語(yǔ)當(dāng)調(diào)制數(shù)據(jù)時(shí)， CC1000 能被設(shè)置成三種不同的數(shù)據(jù)形式，分別為同步NRZ 模式、同步曼徹斯特碼模式、異步傳輸（UART ）模式。為了滿(mǎn)足電池供電情況下嚴(yán)格的電源損耗要求，CC1000