集成電路制造中的質(zhì)量控制和成品率培訓(xùn)課件(共84頁).ppt

1、集成電路技術(shù)講座 第十一講集成電路制造中的質(zhì)量控制和成品率Quality Control & Yield內(nèi)容 前言（一）成品率和成品率模型（二）制造環(huán)境沾污控制（三）工藝優(yōu)化和試驗設(shè)計(DOE)（四）統(tǒng)計過程控制(SPC)（五）工藝設(shè)備狀態(tài)的控制 (Off-line QC)（六）產(chǎn)品工藝的控制 (On-line QC)（七）PCM在質(zhì)量控制中的作用（八）低合格率圓片原因分析前言前言質(zhì)量目標(biāo)產(chǎn)品指標(biāo)符合客戶（設(shè)計）要求參數(shù)一致性和重復(fù)性好成品率高可靠性高前言前言實現(xiàn)質(zhì)量目標(biāo)的措施 質(zhì)量保證體系（ISO9000，ISO16949）質(zhì)量體系文件；人員培訓(xùn)；產(chǎn)品設(shè)計和工藝開發(fā)的程序和評審；供應(yīng)商評審和

2、進(jìn)料檢驗；儀器計量；不合格品控制；出廠檢驗；5S管理；內(nèi)審制度 制造過程的質(zhì)量控制 (QC)沾污控制；統(tǒng)計工具的應(yīng)用；生產(chǎn)設(shè)備狀態(tài)穩(wěn)定；關(guān)鍵工藝參數(shù)的監(jiān)控；PCM的監(jiān)控作用（一）成品率和成品率模型（一）成品率和成品率模型成品率 代工（Fundry） Y=Y1*Y2*Y3 Y1 (Line Yield) PCM inWafer startY2 (PCM Yield) PCM out/PCM inY3(Visual Yield)Stock in/PCM out成品率 公司品牌產(chǎn)品 Y=Y1*Y2*Y3 Y1 (Line Yield)= 出片數(shù)/投入片數(shù) Y Y2 2 揀選測試合格率揀選測試合格率(

3、Wafer Sort Yield) (Wafer Sort Yield) = =合格芯片數(shù)合格芯片數(shù)/ /總芯片數(shù)總芯片數(shù) Y3 （封裝合格率） =封裝合格數(shù)/合格芯片數(shù)成品率趨勢圖（例）成品率趨勢圖（例）影響成品率的因素 硅片直徑 芯片尺寸 制造環(huán)境 工藝復(fù)雜性（光刻版數(shù)，工藝步數(shù)） 特征尺寸 晶體缺陷 工藝成熟性成品率模型泊松模型 Y=eY=e-AD-AD A芯片面積D缺陷密度 假設(shè)整個硅片的缺陷密度是均勻的，且硅片之間完全相同 廣義的缺陷包括材料缺陷，掩模版缺陷，顆粒，各種沾污，工藝缺陷 假設(shè)都是致命缺陷，考慮缺陷致命與非致命時，引入缺陷成為致命缺陷的概率 Y=eY=e-AD-AD 成品

4、率模型墨菲(Murphy)模型 Y=(1-eY=(1-e-AD-AD)/AD)/AD2 2 假設(shè)缺陷密度在硅片上和硅片間都不同硅片中心缺陷密度低，邊緣密度高適于預(yù)測VLSI和ULSI成品率成品率模型(Seed)模型 Y=eY=e- - ADAD 也假設(shè)缺陷密度在硅片上和硅片間有變化適于預(yù)測VLSI和ULSI成品率 Murphy/Seed組合模型 Y=Y=(1-e(1-e-AD-AD)/AD)/AD2 2e e- - ADAD/2/2缺陷尺寸和致命性2um SiO2Subpoly500A100A0.2um0.3umMetal缺陷的尺寸分布和致命性 低高0.51.01.5缺陷大小 (uA)1.00

5、.80.60.4缺陷大小分布Dsize(x)失效概率積分核K(x)致命缺陷概率=Dsize(x)K(x)dx0.2按層次細(xì)分的成品率模型 有時成品率公式細(xì)分為單個工藝步驟成品率的乘積 Y=Y= Yi= Yi= e e-ADi-ADi i i 不同層次缺陷的致命程度不一樣，例如CMOS工藝中，poly gate,contact,metal尺寸接近光刻最小尺寸，小缺陷容易成為致命缺陷，這些工藝步驟的成品率起主要作用。這些稱關(guān)鍵層。重點要控制關(guān)鍵層的缺陷 設(shè)備決定缺陷數(shù)量和大小分布，工藝和設(shè)計決定缺陷的敏感度（積分核K）缺陷密度趨勢圖（例）成品率和芯片面積（例）MOS 5 2H04 YieldD=0

6、.0005/ mm20.50.60.70.80.912676126176226276Area (mm2)YIeldMOS 5 2H04Equation（二）制造環(huán)境沾污控制（二）制造環(huán)境沾污控制沾污的類型 顆粒 金屬雜質(zhì) 有機物沾污 自然氧化層 靜電釋放顆粒 懸浮在空氣中的顆粒和黏附在硅片上的顆粒 顆粒能引起電路的開路和短路 可以接受的顆粒尺寸是必須小于最小器件特征尺寸的一半 每步工藝引入到硅片的超過一定尺寸的顆粒數(shù)(PWP)必須受控 顆粒檢測：激光掃描硅片，檢測顆粒散射的光強及位置金屬雜質(zhì) 重金屬雜質(zhì) Fe,Ni,Cu,Cr,Ti,W 堿金屬雜質(zhì) Na,K重金屬雜質(zhì)沾污 重金屬雜質(zhì)具有深能級

7、，它形成復(fù)合中心少數(shù)載流子壽命可反映沾污水平 重金屬雜質(zhì)引起擊穿降低，漏電增加 重金屬雜質(zhì)來源硅片，石英管，管道系統(tǒng)，化學(xué)試劑，刻蝕濺射，硅片流轉(zhuǎn)操作過程 通過測少子壽命的方法（如光電導(dǎo)法）檢測重金屬沾污光電導(dǎo)法測少子壽命11/etime清洗條件和壽命清洗方法DCELife time (uS)SC1No273263233Yes231245258SC1+SC2No120612331148Yes179318851736spv堿金屬雜質(zhì)沾污 形成氧化物中可動離子電荷，引起表面漏電，開啟電壓變化 來源：石英器皿，人體，化學(xué)品，制造工序 監(jiān)控方法：CV+BT處理氧化層沾污（可動電荷）監(jiān)控Na可動離子電荷

8、xxxx K+氧化層陷阱氧化層固定電荷界面陷阱電荷CV法測氧化層電荷V(v)C(pf)CoVFBVFBQSS=CoVFBQM=CoVFBP-Si靜電釋放(ESD) 靜電荷叢一物體向另一物體未經(jīng)控制地轉(zhuǎn)移電流泄放電壓可以高達(dá)幾萬伏 幾個納秒內(nèi)能產(chǎn)生超過1A峰值電流，可熔化和蒸發(fā)金屬導(dǎo)體連線，擊穿氧化層 積累電荷的硅片能吸引帶電顆粒和中性顆粒靜電釋放(ESD)的防止 防靜電的凈化間材料 人員和設(shè)備接地 離子發(fā)射器使空氣電離中和硅片上靜電荷（三）工藝設(shè)計優(yōu)化試驗（三）工藝設(shè)計優(yōu)化試驗設(shè)計設(shè)計試驗設(shè)計 試驗設(shè)計 DOE, Design of Experiments * 在諸多工藝參數(shù)中找出主要因素 *

9、 用較少的工藝試驗次數(shù)決定工藝條件 Taguchi法刻蝕試驗的全因素試驗輸入?yún)?shù)1.RF功率(w) 2.壓力(mTorr)3.腔室溫度(C) 4.CF4%5.本底壓力(Torr)6.硅片數(shù)量7.總氣流量(slpm)結(jié)果：刻蝕速率全因素試驗每個參數(shù)（因子）取三個值，需做37即2187次試驗刻蝕試驗的正交矩陣(OA)因素 1234567試1LLLLLLL試2LLLHHHH試3LHHLLHH試4LHHHHLL試5HLHLHLH試6HLHHLHL試7HHLLHHL試8HHLHLLH刻蝕試驗的試驗參數(shù)變量H級L級1RF功率(w)5001002壓力(mTorr)50103腔室溫度(C)80404CF4%7

10、5505本底壓力(Torr) 1x10-41x10-56硅片數(shù)量417總氣流量(slpm) 2.51.0L8 OA試驗刻蝕結(jié)果1234567Etch rate(kA/min)試1 LLLLLLL0.760試2 LLLHHHH0.895試3 LHHLLHH0.400試4 LHHHHLL0.755試5 HLHLHLH1.575試6 HLHHLHL1.800試7 HHLLHHL1.170試8 HHLHLLH1.515方差分析 試驗偏差 SS=(H)- (L)2/8 以因素1（射頻功率）為例 SSpower=(6.06-2.81)2/81.32數(shù)據(jù)分析例變量SSdf VF1 功率功率1.32.11.3

11、2603.4603.499%99%顯著顯著2 壓力壓力0.17710.177 80.980.999%99%顯著顯著3 腔室溫度 0.005*4 CFCF4 4 % %0.14010.140 64.064.099%99%顯著顯著5 本底壓力 0*6 硅片數(shù)量 0.01410.014 6.490%顯著7 總氣流量 0.001*（四）統(tǒng)計過程控制（四）統(tǒng)計過程控制(SPC)(SPC)Statistical Process Control工藝受控的概念 生產(chǎn)中即使原料和工藝條件保持不變，工藝結(jié)果也存在起伏原因分兩類： 1.隨機原因（不可避免）服從統(tǒng)計規(guī)律 2.異常原因如過失誤差，條件改變，變化突然異常

12、大，或有一定趨勢 若只存在隨機原因引起的起伏稱工藝處于統(tǒng)計受控狀態(tài)統(tǒng)計受控狀態(tài)正態(tài)分布函數(shù)T=6TLTU-33-X99.73%X控制圖0123450102030Lot NumberXUCLLCLX控制圖 平均值極差控制圖(X-R)平均值控制圖的控制限計算UCL=T+3 LCL=T-3 T:參數(shù)目標(biāo)值極差控制圖的控制限計算UCL=D4 R LCL=D3R R：極差平均值 平均值標(biāo)準(zhǔn)差控制圖(X-S)SPC流程 確定關(guān)鍵工藝過程節(jié)點及其關(guān)鍵工藝參數(shù) 采集工藝參數(shù)數(shù)據(jù) 工藝受控狀態(tài)分析 控制圖失控時，執(zhí)行改進(jìn)行動(OCAP)控制圖失控判據(jù) 1點超控制限 連續(xù)9點在目標(biāo)值一側(cè) 連續(xù)6點上升或下降 連續(xù)

13、3點中有2點在2線以外 連續(xù)5點中有4點在1線以外 連續(xù)8點中無1點在1線以內(nèi)工序能力指數(shù) Ck和 Cpk Ck(TU-TL)/6 Cpk (TU-TL)/6 1-K K X- (TU+TL)/2 / (TU-TL)/2XTUTL0（五）設(shè)備狀態(tài)的控制（五）設(shè)備狀態(tài)的控制 Offline QCOffline QC設(shè)備狀態(tài)的控制 新進(jìn)設(shè)備投入生產(chǎn)前必須進(jìn)行工藝驗證 每一關(guān)鍵設(shè)備至少有一個控制圖，確保處于受控狀態(tài) 光刻機套準(zhǔn)偏離 CD 腐蝕設(shè)備腐蝕速率CD 氧化擴(kuò)散爐氧化層厚度，Qss/Nion,顆粒 離子注入 方塊電阻 設(shè)備必須定期進(jìn)行維護(hù)保養(yǎng)(PM)擴(kuò)散爐溫度穩(wěn)定性1175 24hr T111

14、75C, 24hr T1Boat in后溫度變化6206406606807007207407607808000:09:000:07:300:06:000:04:300:03:000:01:300:00:000:01:300:03:000:04:300:06:000:07:300:09:000:10:300:12:000:13:30進(jìn)舟后溫度穩(wěn)定需15分鐘Zone 1ZONE !Zone 1擴(kuò)散爐升溫特性10651070107510801085109010951100110511100:02:000:01:300:01:000:00:300:00:000:00:300:01:000:01:300

15、:02:000:02:300:03:000:03:300:04:00升溫需5分鐘穩(wěn)定擴(kuò)散爐降溫特性降溫需20分鐘穩(wěn)定方塊電阻控制圖（重復(fù)性）Average:225.29/ STDV:2.414多臺擴(kuò)散爐匹配2002022042062082102122142162182202222242262282302322341591317212529333741454953576165Average02468101214161820極差E1E2E3Average E1:224.01 E2:223.86 E3:223.43/E1E2E3BOE腐蝕速率控制圖氧化層厚度均勻性監(jiān)控氧化層厚度均勻性監(jiān)控（三維）（六

16、）產(chǎn)品工藝的控制（六）產(chǎn)品工藝的控制On-line QCOn-line QC產(chǎn)品工藝的控制 對器件參數(shù)影響大的工序和工藝參數(shù)實施控制 Bipolar外延厚度，電阻率基區(qū)氧化擴(kuò)散氧化層厚度，方塊電阻 CMOS柵氧化厚度多晶硅柵特征寬度質(zhì)量控制計劃工序名稱 參數(shù)名稱參數(shù)范圍抽樣頻率控制方法行動計劃外延厚度8.0+/-0.5um1p/lotSPCOCAP外延電阻率1.7+/-0.2ohmcm1p/lotSPCOCAP隔離光刻 ADI.CD4.0+/-0.4um1p/lotSPECNCR隔離腐蝕 AEI.CD4.9+/-0.5um1p/lotSPECNCR基區(qū)光刻 AEI CD4.6+/-0.5um/

17、sq1p/lotSPCOCAP基區(qū)推進(jìn) 方阻223+/-8ohm/sq1p/lotSPCOCAP基區(qū)刻蝕后CD控制圖（例）外延厚度控制圖（例）（七）（七）PCMPCM在質(zhì)量控制在質(zhì)量控制中的作用中的作用PCM圖形PCM圖形PCM圖形插在劃片道內(nèi)PCM圖形內(nèi)容（雙極） 晶體管 npn, pnp 二極管 電阻基區(qū)電阻，發(fā)射區(qū)電阻，外延電阻，夾斷電阻，埋層電阻，隔離區(qū)電阻，深磷電阻 電容范德堡法測薄層電阻R=1/4V12/I34+V23/I41+V34/I12+V41/I23Rs=(/ln2)FRPinch電阻 P base襯底N Epi測埋層電阻和深磷電阻V1V2I1I2RDNRBUV1=I1(2

18、RDN+RBU) V2=I2(2RDN+2RBU) PCM圖形內(nèi)容（雙極） 不同區(qū)域擊穿電壓外延層隔離，基區(qū)隔離，深磷隔離 場開啟電壓 接觸電阻和接觸鏈 金屬爬臺階 層間套準(zhǔn)接觸鏈圖形金屬爬臺階圖形基區(qū)電阻傾向圖Rpbase trend300320340360380400420440035188-1 037360-1 038400-2 039142-1 03A448-1 03B005-1 03B073-1 03B004-1 03B504-2 03C289-1 03C443-1 041064-1 041349-1 041242-1 042544-1 043133-1 043292-1 04345

19、2-1 043606-1 045253-1 045374-1 045104-1 046053-1 046243-1 046564-1 047133-1 047342-1 047494-1 047665-1 047809-1 048057-1 048289-1 04A345-2 048284-1 048505-1 04A350-1 04A588-1 04A865-1 04A126-1 04B191-1 04B182-1 lot350D-1and 350D-3Abnormal注入電阻傾向圖rir trend1.51.61.71.81.92.02.12.22.32.42.52.62.72.82.93.0035188-1 037360-1 038400-2 039142-1 03A448-1 03B005-1 03B073-1 03B004-1 03B504-2 03C289-1 03C443-1 041064-1 041349-1 041242-1 042544-1 043133-1 043292-1 043452-1 043606-1 045253-1 045374-1 045104-1 046053-1 046243-1 046564-1 047133-1 047342-1 047494-1 047665-1 047809-1 048057-1 048