電磁兼容技術(shù)在靜態(tài)電器中的應(yīng)用

1、    電磁兼容技術(shù)在靜態(tài)電器中的應(yīng)用摘要：實(shí)現(xiàn)了一種全集成可變帶寬中頻寬帶低通濾波器，討論分析了跨導(dǎo)放大器-電容(OTAC)連續(xù)時(shí)間型濾波器的結(jié)構(gòu)、設(shè)計(jì)和具體實(shí)現(xiàn)，使用外部可編程電路對(duì)所設(shè)計(jì)濾波器帶寬進(jìn)行控制，并利用ADS軟件進(jìn)行電路設(shè)計(jì)和仿真驗(yàn)證。仿真結(jié)果表明，該濾波器帶寬的可調(diào)范圍為126 MHz，阻帶抑制率大于35 dB，帶內(nèi)波紋小于05 dB，采用18 V電源，TSMC 018m CMOS工藝庫(kù)仿真，功耗小于21 mW，頻響曲線接近理想狀態(tài)。關(guān)鍵詞：Butte2.2提高受擾器件的抗干擾能力    干擾可以經(jīng)過(guò)傳導(dǎo)、

2、輻射等途徑到達(dá)器件，但是否對(duì)器件產(chǎn)生有害的干擾則還要視干擾的強(qiáng)度及受擾器件的抗干擾能力(電磁敏感性)來(lái)決定。如果干擾的強(qiáng)度低于受擾設(shè)備的敏感性門(mén)限則不會(huì)影響器件的正常工作。只有當(dāng)干擾的強(qiáng)度足夠大，超過(guò)了器件的敏感性門(mén)限時(shí)才能影響器件的正常工作。因此，提高器件的抗干擾能力有非常重要的作用。    一般可以用直流噪聲容限、交流噪聲容限、噪聲能量容限來(lái)描述數(shù)字電路的電磁敏感性門(mén)限。    通常數(shù)字邏輯電路或單片機(jī)的輸入端狀態(tài)決定其輸出端的狀態(tài)。如果加在數(shù)字電路或單片機(jī)的輸入端的電平受到干擾，就可能引起錯(cuò)誤的邏輯狀態(tài)或讀入錯(cuò)誤的數(shù)字量。比如加

3、在單片機(jī)一個(gè)輸入端的狀態(tài)是低電平，則CPU讀取此端時(shí)就讀入一個(gè)“0”。一般低電平是有一定上限數(shù)值規(guī)定的，正確的邏輯電路輸出的低電平會(huì)低于此規(guī)定值。如果輸入端的電平受到了干擾使其上的電平超過(guò)了規(guī)定的上限數(shù)值，CPU就可能誤讀入一個(gè)“1”。在這里直流噪聲容限描述的是CPU判斷低(高)電平的閾值與外圍邏輯電路施加在CPU輸入端上的實(shí)際電平之差。    如果干擾電平的幅度雖然很大，但持續(xù)時(shí)間很短則也有可能不會(huì)對(duì)器件產(chǎn)生影響。比如，一個(gè)數(shù)字電路的輸入端受到了干擾并且電平也超過(guò)了其直流噪聲容限。干擾的不良影響是會(huì)引起此電路的誤翻轉(zhuǎn)。但是數(shù)字電路的翻轉(zhuǎn)是需要一定時(shí)間的。如果干擾

4、持續(xù)的時(shí)間很短，在此段時(shí)間內(nèi)被干擾的數(shù)字電路沒(méi)有來(lái)得及翻轉(zhuǎn)，從實(shí)際情況看并沒(méi)有構(gòu)成對(duì)數(shù)字電路的干擾。如果考慮受擾電路的延遲時(shí)間這一因素，可以用交流噪聲容限來(lái)進(jìn)一步描述受擾器件的抗干擾能力。一個(gè)器件的直流噪聲容限要比其交流噪聲容限低，并且干擾的噪聲脈沖頻率越高、數(shù)字電路的傳輸時(shí)間越長(zhǎng)，這種差別也就越大。圖5定性地描述了這一性質(zhì)。    當(dāng)噪聲作用在受擾電路上的時(shí)候，若受擾電路的阻抗很低，則噪聲還必需有一定的功率才能造成受擾電路電平的明顯變化。所以受擾電路的阻抗也是影響電路抗干擾能力的因素。    圖6是一個(gè)電流繼電器的觸發(fā)電路。U1是一

5、個(gè)驅(qū)動(dòng)器，U2是觸發(fā)器。U1的輸出端Y驅(qū)動(dòng)U2的置位端S。這條線路受到干擾時(shí)，U2的Q端是否因?yàn)楦蓴_而置位主要取決于三個(gè)因素：U1的輸出端Y的實(shí)際電平和U2的輸入端S的閾值；觸發(fā)器U2的翻轉(zhuǎn)時(shí)間；U1相應(yīng)端的輸出阻抗及U2相應(yīng)端的輸入阻抗。    如果既考慮干擾的電平，又考慮干擾持續(xù)的時(shí)間，再和受擾電路的阻抗聯(lián)系起來(lái)。那么用噪聲能量容限就比較完整地描述了數(shù)字電路的抗干擾性能，噪聲能量容限同時(shí)考慮了干擾的電平、持續(xù)時(shí)間和受擾電路的阻抗。對(duì)于圖6的例子，可以用(1)式來(lái)描述其噪聲能量容限。式中：NE噪聲能量容限；    

6、0; UT觸發(fā)器U2輸入電路閾值；      TP觸發(fā)器U2的傳輸時(shí)間；      Z線路阻抗。    (1)式雖然描述的是圖6中連接U1輸出端Y和U2置位端S的這一線路。但其意義可以推廣到一般的數(shù)字電路。    從噪聲能量容限的意義可知：降低線路的阻抗、提高芯片的電平閾值、延緩其翻轉(zhuǎn)傳輸時(shí)間都可以提高電路的噪聲能量容限。也就是提高了電路的抗干擾能力。    對(duì)于電流繼電器來(lái)說(shuō)，其動(dòng)作時(shí)間一般要求在毫秒級(jí)，

7、而數(shù)字電路的傳輸時(shí)間在納秒級(jí)。所以圖6所示的電路中，U2選取傳輸時(shí)間長(zhǎng)的電路不會(huì)影響整個(gè)繼電器的時(shí)間參數(shù)。線路的阻抗主要取決于U1的輸出阻抗，在設(shè)計(jì)電路時(shí)應(yīng)盡量選用輸出阻抗低的芯片。另外，接入下拉電阻(圖中未畫(huà)出)也是一種降低線路阻抗的方法。    如有可能將信號(hào)傳輸由電壓傳輸改為電流傳輸，噪聲能量容限則可以大大提高。2.3減少干擾其它問(wèn)題    在靜態(tài)繼電器內(nèi)部，干擾的傳輸途徑既有沿著導(dǎo)線的傳導(dǎo)，也有空間的輻射。如果內(nèi)部沒(méi)有單片機(jī)，則可以使信號(hào)工作在較低的頻率上以減少空間的輻射。有單片機(jī)的情況下，盡量使用單片機(jī)內(nèi)部的存儲(chǔ)器和功能單元

8、。寧可軟件復(fù)雜一些，最好不使用帶擴(kuò)展芯片的單片機(jī)系統(tǒng)，這樣內(nèi)部的空間輻射就有可能降低。只要沒(méi)有很高頻的信號(hào)，就不會(huì)產(chǎn)生有害的輻射干擾和耦合傳導(dǎo)。    對(duì)于來(lái)自自然環(huán)境中的電磁輻射干擾及電網(wǎng)傳播的干擾，主要的措施是加強(qiáng)屏蔽措施和隔離措施。由于靜態(tài)電器的元器件是安裝在印刷線路板上的，因此印刷電路的設(shè)計(jì)是抑制電磁干擾的重要內(nèi)容。有時(shí)在考慮了印刷電路的抗干擾問(wèn)題后，還要重新設(shè)計(jì)原理電路，才能達(dá)到較高的抑制電磁干擾能力。電路板上的印制導(dǎo)線和金屬化孔是關(guān)鍵部分。從電磁干擾的角度說(shuō)，印制導(dǎo)線的厚度、寬度、長(zhǎng)度、電阻、電感、電容值、電流容量及相鄰導(dǎo)線間的串?dāng)_等因素決定了印刷電路

9、的電磁兼容能力。板內(nèi)的器件布局、印刷電路板的供電形式、板間連線等也是設(shè)計(jì)印刷電路時(shí)必須考慮的因素。3結(jié)論    靜態(tài)電器和傳統(tǒng)的電磁式繼電器相比存在比較嚴(yán)重的電磁兼容問(wèn)題。它本身既是一個(gè)對(duì)電磁干擾較為敏感的電氣設(shè)備，也是一個(gè)容易產(chǎn)生電磁干擾的噪聲源。如不采取適當(dāng)?shù)拇胧?，靜態(tài)電器的可靠性會(huì)由于電磁兼容問(wèn)題而受到影響。在電磁兼容的問(wèn)題上，比較可行的措施主要是：    1)降低噪聲源的噪聲強(qiáng)度；降低信號(hào)頻率、改變信號(hào)波形是行之有效的方法。    2)提高受擾器件的抗干擾能力；應(yīng)采取一定的提高電器噪聲能量容限的措施。    電磁干擾問(wèn)題是一個(gè)復(fù)雜的問(wèn)題，它們的形成原因和預(yù)防措施也是相當(dāng)多的。但無(wú)論怎樣，電磁兼容問(wèn)題在設(shè)計(jì)時(shí)完全解決幾乎是不可能的。最后的試驗(yàn)和使用對(duì)檢驗(yàn)產(chǎn)品的電磁兼容性及可靠性有重要意義。參