EDA-電子琴課程設(shè)計-2(1)

1、?EDA技術(shù)實用教程?課程設(shè)計課程設(shè)計報告課 題： EDA電子琴 課程名稱： EDA技術(shù)實用教程 學(xué)院名稱： 物理電氣信息學(xué)院 班 級： 2021級通信工程1班 學(xué)生： 安 昱 學(xué) 號： 12021243986 指導(dǎo)教師： 楊澤林2021年12月26日EDA技術(shù)實用教程課程設(shè)計EDA電子琴摘 要 ：本課程設(shè)計主要采用EDA技術(shù)設(shè)計一個簡易的八音符電子琴，它可通過按鍵輸入來控制音響從而演奏出已存入的樂曲。在課程設(shè)計中，系統(tǒng)開發(fā)平臺為Windows XP，程序設(shè)計采用VHDL語言，程序運行平臺為Quartus II。然后編寫程序?qū)崿F(xiàn)電子琴的各項功能，使不同的音階對應(yīng)不同頻率的正弦波，按下不同的鍵時

2、發(fā)出對應(yīng)頻率的聲音。程序通過調(diào)試運行，時序仿真，電路功能驗證，順利地實現(xiàn)了設(shè)計目標。關(guān)鍵詞 ： 電子琴；EDA；VHDL；音階；頻率1、引 言隨著信息科學(xué)的進步，現(xiàn)代電子產(chǎn)品的性能越來越高，復(fù)雜度越來越大，更新步伐也越來越快，電子技術(shù)的開展進入了劃時代的階段。其中電子技術(shù)的核心便是電子設(shè)計自動化EDAElectronic Design Automatic技術(shù)。EDA是指以電腦為工作平臺，融合了應(yīng)用電子技術(shù)、電腦技術(shù)、智能化技術(shù)的最新成果而開發(fā)出的電子CAD通用軟件包，它根據(jù)硬件描述語言VHDL完成的設(shè)計文件，自動完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局布線及仿真，直至完成對于特定目標芯片的適

3、配編譯、邏輯映射和編程下載等工作。本課程設(shè)計就是采用EDA技術(shù)描述語言VHDL編程實現(xiàn)簡易電子琴的各項功能，是EDA技術(shù)應(yīng)用于實際的一個很好的例子。1.1 課程設(shè)計目的本課程設(shè)計主要是基于VHDL文本輸入法設(shè)計樂曲演奏電路，該系統(tǒng)基于電腦中時鐘分頻器的原理，采用自頂向下的設(shè)計方法來實現(xiàn)，通過按鍵輸入來控制音響或者自動演奏已存入的歌曲。系統(tǒng)由樂曲自動演奏模塊、音調(diào)發(fā)生模塊和數(shù)控分頻模塊三個局部組成。系統(tǒng)實現(xiàn)是用硬件描述語言VHDL按模塊化方式進行設(shè)計，然后進行編程、時序仿真、電路功能驗證，奏出美妙的樂曲。該設(shè)計最重要的一點就是通過按鍵控制不同的音調(diào)發(fā)生，每一個音調(diào)對應(yīng)不同的頻率，從而輸出對應(yīng)頻率

4、的聲音。1.2 課程設(shè)計內(nèi)容1設(shè)計一個簡易的八音符電子琴，它可通過按鍵輸入來控制音響。2系統(tǒng)演奏時可以選擇是手動演奏由鍵盤輸入還是自動演奏已存入的樂曲。EDA技術(shù)實用教程課程設(shè)計3能夠自動演奏多首樂曲，且樂曲可重復(fù)演奏。1.3 課程設(shè)計原理本課程設(shè)計目的在于靈活運用EDA技術(shù)編程實現(xiàn)一個簡易電子琴的樂曲演奏，它要求在實驗箱上構(gòu)造一個電子琴電路，不同的音階對應(yīng)不同頻率的正弦波。按下每個代表不同音階的按鍵時，能夠發(fā)出對應(yīng)頻率的聲音。故系統(tǒng)可分為樂曲自動演奏模塊AUTO、音調(diào)發(fā)生模塊TONE和數(shù)控分頻模塊(FENPIN)三局部。系統(tǒng)的整體組裝設(shè)計原理圖如1-1所示。圖1-1系統(tǒng)的整體組裝設(shè)計原理圖由

5、于設(shè)計分模塊組成，每個單獨的模塊都是一個完整的源程序，分別實現(xiàn)不同性質(zhì)的功能，但是每個模塊又是緊密關(guān)聯(lián)的，前一個模塊的輸出很可能是后一模塊的輸入。如AUTO模塊的音符信號輸出就是TONE模塊的音符信號輸入。另外，時鐘脈沖信號在本課程設(shè)計中用的最多，用處也最大，一般情況下時鐘信號處上升沿有效，判斷和控制各個計數(shù)器計數(shù)多少。2 、EDA、VHDL簡介EDA技術(shù)是以電腦為工作平臺，融合了應(yīng)用電子技術(shù)、電腦技術(shù)、信息處理及智能化技術(shù)的最新成果，進行電子產(chǎn)品的自動設(shè)計。EDA可提供文本輸入以及圖形編輯的方法將設(shè)計者的意圖用程序或者圖形方式表達出來，而我們經(jīng)常用到的VHDL語言便是用于編寫源程序所需的最常

6、見的硬件描述語言VHDL之一。2.1 EDA技術(shù)EDA是電子設(shè)計自動化Electronic Design Automation縮寫，是90年代初從CAD、CAM、CAT和CAE的概念開展而來的。EDA技術(shù)是電子設(shè)計的開展趨勢，利用EDA工具可以代替設(shè)計者完成電子系統(tǒng)設(shè)計中的大局部工作。EDA工具從數(shù)字系統(tǒng)設(shè)計的單一領(lǐng)域，EDA技術(shù)實用教程課程設(shè)計 開展到今天，應(yīng)用范圍已涉及模擬、微波等多個領(lǐng)域，可以實現(xiàn)各個領(lǐng)域電子系統(tǒng)設(shè)計的測試、設(shè)計方針和布局布線等?，F(xiàn)在對EDA的概念或范疇用得很寬，包括在機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個領(lǐng)域，都有EDA的應(yīng)用。目前EDA主要輔助

7、進行三個方面的設(shè)計工作：IC設(shè)計、電子電路設(shè)計和PCB設(shè)計。2.2 VHDL語言常用硬件描述語言有VHDL、Verilog和ABEL語言，而VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語句外，VHDL的結(jié)構(gòu)特點是將設(shè)計實體的內(nèi)部功能和算法完成局部。相對于其他硬件語言，VHDL有許多優(yōu)點。比方VHDL的行為描述能力更強，而且具有豐富的仿真語句和庫函數(shù)，隨時可對系統(tǒng)進行仿真模擬，使設(shè)計者對整個工程的結(jié)構(gòu)和功能可行性做出判斷；另外，由于具有類屬描述語句和子程序調(diào)用等功能，對于完成的設(shè)計，在不改變源程序的條件下，只需改變類屬參量和函數(shù)，就能輕易地改變設(shè)計的規(guī)模和結(jié)構(gòu)

8、。3、簡易電子琴的設(shè)計過程根據(jù)系統(tǒng)設(shè)計要求，系統(tǒng)該系統(tǒng)基于電腦中時鐘分頻器的原理，設(shè)計采用自頂向下的設(shè)計方法，通過按鍵輸入來控制音響或者自動演奏已存入的歌曲。它由樂曲自動演奏模塊、音調(diào)發(fā)生模塊和數(shù)控分頻模塊三局部組成。3.1 樂曲自動演奏模塊樂曲自動演奏模塊的作用是產(chǎn)生8位發(fā)生控制輸入信號。當(dāng)進行自動演奏時，由存儲在此模塊的8位二進制數(shù)作為發(fā)聲控制輸入，從而自動演奏樂曲。該模塊的VHDL源程序主要由3個工作進程組成，分別為PULSE0，MUSIC和COM1。PULSE0的作用是根據(jù)鍵盤輸入自動演奏的值0或1來判斷計數(shù)器COUNT以及脈沖CLK2的輸出值。局部源程序如下：PULSE0:PROCE

9、SS(CLK,AUTO) -工作進程開始VARIABLE COUNT:INTEGER RANGE 0 TO 8; -定義計數(shù)器變量，值從0到8IF AUTO=1THEN -鍵盤輸入為1COUNT:=0;CLK2INDEX0INDEX0TONE0=912;CODE=0010010;HIGHTONE0=1372;CODE=0001111;HIGHTONE0=2047;CODE=0000001;HIGH=0;顯然，該模塊最主要的作用就是給音符輸入預(yù)設(shè)頻率值，因為，電子琴最終實現(xiàn)樂曲演奏就是輸出不同頻率的正弦波，此模塊就是將二進制發(fā)聲信號轉(zhuǎn)化為對應(yīng)的頻率。3.3 數(shù)控分頻模塊數(shù)控分頻模塊是對時基脈沖進

10、行分頻，得到與0、1、2、3、4、5、6、7八個音符相對應(yīng)的頻率。FENPIN模塊的源程序符號編輯圖如圖3-3。該模塊主要由4個工作進程組成。首先，根據(jù)系統(tǒng)時鐘信號的輸入得到時基脈沖以及計數(shù)器的值，而時鐘信號在AUTO模塊中便已給出，兩者之間的設(shè)置關(guān)系類似于AUTO模塊中第一個工作進程的設(shè)置。第二個PROCESS是此模塊的核心，即由時基脈沖值轉(zhuǎn)化為音符的頻率。局部源程序如下：VARIABLE COUNT11:INTEGER RANGE 0 TO 2047;-定義頻率計數(shù)器，從0到2047HzIF(PRECLKEVENT AND PRECLK=1)THEN -時基脈沖為1時IF COUNT11T

11、ONE1 THEN -頻率計數(shù)器小于音符分頻系數(shù)COUNT11:=COUNT11+1;FULLSPKS=1; -計數(shù)加1，揚聲器音頻為1ELSECOUNT11:=0;FULLSPKS=0;最后一個PROCESS那么是用來設(shè)置揚聲器輸出信號的，揚聲器信號由0和1控制，當(dāng)且僅當(dāng)前一個PROCESS中的FULLSPKS輸出為1時，揚聲器才有輸出，再根據(jù)計數(shù)器取值來確定輸出是1還是0。局部源程序如下：IF(FULLSPKSEVENT AND FULLSPKS=1)THEN -揚聲器音頻信號為1COUNT2:=NOT COUNT2;IF COUNT2=1THENEDA技術(shù)實用教程課程設(shè)計SPKS=1;

12、-揚聲器輸出為1ELSE SPK=0;3.4 頂層設(shè)計該DIANZIQIN模塊是整個電子琴設(shè)計的核心，也是VHDL程序的主程序，前面3個源程序都是作為子程序分別實現(xiàn)電子琴的某一功能，而DIANZIQIN模塊那么通過調(diào)用子程序最終實現(xiàn)樂曲演奏的目的，奏出美妙的樂曲。利用VHDL語言COMPONENT將三個模塊組合起來，其中3個模塊和DIANZIQIN模塊的輸入輸出是一一對應(yīng)的，比方AUTO對應(yīng)HANDTOAUTO,TONE0對應(yīng)TONE2，SPKS對應(yīng)SPKOUT等，該模塊的符號編輯圖如圖3-2。圖3-2 DIANZIQIN模塊的符號編輯圖該圖描述的是DIANZIQIN模塊輸入輸出的變量表示，整

13、個系統(tǒng)的整體組裝設(shè)計原理圖就是這3幅編輯圖按輸入輸出關(guān)系順序連接而成的。4 、系統(tǒng)仿真系統(tǒng)仿真是在實際系統(tǒng)上進行實驗研究比較困難時適用的必不可少的工具，它是指通過系統(tǒng)模型實驗去研究一個已經(jīng)存在或正在設(shè)計的系統(tǒng)的過程，通俗地講，就是進行模型實驗。因而，系統(tǒng)仿真的結(jié)果斷定整個課程設(shè)計任務(wù)完成的到位程度。4.1 時序仿真EDA技術(shù)實用教程課程設(shè)計編譯完成后，可以對所進行的設(shè)計進行仿真，下面簡單介紹一下仿真的步驟。1 翻開波形編輯器，在Node菜單中選擇Enter Nodes from SNF項，列出所有的信號，選擇所需要的信號，然后畫出輸入信號的波形，最后將該文件以.scf的擴展名存盤。2 在Qua

14、rtus菜單中翻開仿真器窗口，單擊Start按鈕，當(dāng)仿真器結(jié)束工作時，就可以看到仿真的結(jié)果。本課程設(shè)計的仿真平臺是Quartus,通過對VHDL源程序進行編譯檢錯，然后創(chuàng)立波形文件后綴名為.scf，參加輸入輸出變量，選擇適用的芯片以及設(shè)定仿真結(jié)束時間100us，設(shè)置好輸入初值進行仿真，得到仿真波形圖。由于電子琴4個模塊都是獨立的程序，可分別對各個程序仿真，驗證輸入輸出的正確性，但在最終能演奏出樂曲的那么是頂層設(shè)計模塊。1 樂曲自動演奏模塊的仿真如圖4-1所示。圖4-1樂曲自動演奏模塊的仿真圖該圖輸入系統(tǒng)時鐘信號CLK初值設(shè)為0，自動演奏AUTO設(shè)為1，鍵盤輸入信號INDEX2為00，INDEX

15、0為音符信號輸出，是8位的二進制代碼它根據(jù)COUNT0的值改變而改變。2 音調(diào)發(fā)生模塊的仿真如圖4-2所示。圖4-2音調(diào)發(fā)生模塊的仿真圖該圖輸入音符信號INDEX初值為00，輸出是音符顯示信號CODE為01，上下音EDA技術(shù)實用教程課程設(shè)計 顯示信號為0，音符的分頻系數(shù)為11111111即2047Hz。3 數(shù)控分頻模塊的仿真如圖4-3所示。圖4-3數(shù)控分頻模塊的仿真圖該圖輸入系統(tǒng)時鐘信號CLK1初值為0各輸出值都是在時鐘信號的下降沿有效，音符分頻系數(shù)TONE1為00100000即1290Hz,驅(qū)動揚聲器的音頻信號SPKS輸出為1。4 簡易電子琴整個系統(tǒng)的仿真如圖4-4所示。圖4=4系統(tǒng)的仿真圖

16、該圖輸入系統(tǒng)時簡易電子琴整個鐘信號CLK32MHZ初值為0，自動演奏信號HANDTOAUTO初值為0，鍵盤輸入信號INDEX1為00000000；輸出音符信號CODE1那么為0110000，上下音節(jié)信號HIGH1變?yōu)?，即高音，音頻信號SPKOUT即輸出0，輸出為1時CODE1變?yōu)?110100，這時出現(xiàn)10ns的延時。在仿真時由于系統(tǒng)各方面原因影響，出現(xiàn)延時屬于正常現(xiàn)象。EDA技術(shù)實用教程課程設(shè)計4.2 電路功能驗證在選擇好芯片以及設(shè)置引腳值后，下載源程序后綴名.sof到此芯片上，確認編程器硬件是否已安裝好。按如下步驟翻開編程器窗口：在Quartus菜單中選擇Programmer項，點擊Co

17、nfigure項將配置數(shù)據(jù)下載到一個FLEX器件中。再次對源程序進行編譯導(dǎo)入程序然后運行，揚聲器發(fā)出初設(shè)的音符3，5音即報警。手按鍵盤或撥脈沖開關(guān)改變輸入信號那么揚聲器發(fā)出對應(yīng)的頻率的聲音，鍵盤開關(guān)是與芯片引腳對應(yīng)相連的。4.3 問題分析在整個課程設(shè)計中，不可防止遇到很多難于解決的問題，一來是對EDA技術(shù)的不太了解，初涉VHDL語言以致很多語法和語言根本結(jié)構(gòu)、算法生疏，運用不靈活，在編寫源程序上遇到很大難題，而且在編譯運行程序時對出錯的語句理解不到位，難于下手修改錯誤語句，這使得在設(shè)計程序時遇到很大的阻礙，此外，VHDL語言的數(shù)據(jù)類型很容易造成混淆，比方IN STD_LOGIC_VECTOR(

18、7 DOWNTO 0)語句，它有時既可以認為是從7下降到0，也可認為是從0上升到7，當(dāng)輸入有多位時，這就容易造成在讀懂仿真波形圖時讀位數(shù)倒置，使仿真現(xiàn)象與理論結(jié)果相出入。EDA技術(shù)實用教程課程設(shè)計在完成電路驗證這一步時，對頻率的選擇也是一大難點，有的設(shè)計工程對頻率的要求很高，需要大頻率元件才能滿足設(shè)計需求，假設(shè)頻率元件選擇不恰當(dāng)，將嚴重影響設(shè)計結(jié)果甚至沒有結(jié)果輸出。對于設(shè)計電子琴時，由于要求輸出不同頻率的聲音，頻率變化范圍大，故需要一個12MHz的元件，對于小于這一值的頻率缺乏以滿足電路需求，仿真時只有一堆雜音輸出。在對于設(shè)計時遇到的不同問題時，首先應(yīng)該理解問題關(guān)鍵所在，因為用語言編寫程序需要

19、仔細認真的態(tài)度，一點點錯誤漏洞將導(dǎo)致整個源程序無法編譯運行，阻礙下一步工作完成進度。5 、結(jié)束語通過這次VHDL課程設(shè)計，不僅增強了我們的實踐動手能力，也讓我們對課堂上所學(xué)到的理論知識的理解加深了許多，這給我們提供了一個在學(xué)習(xí)生活中很難得的理論聯(lián)系實際的時機。能夠借此時機了解到局部EDA技術(shù)的知識和學(xué)習(xí)運用其中一種硬件描述語言VHDL編程實現(xiàn)各種常用器件的功能，這是在哪堂講課上都得不到的一筆財富。另一方面我們也發(fā)現(xiàn)了在平時學(xué)習(xí)過程中難于發(fā)現(xiàn)的許多缺點跟缺乏。比方實踐機會過少，所學(xué)的理論知識不能靈活運用，在遇到實際的問題時無法正確處理；再者在課堂上獲得的專業(yè)知識過于淺顯，很多的有關(guān)根本操作原理、

20、操作方法都理解不了；課外知識了解的也過少，導(dǎo)致在課程設(shè)計初期，面對完全陌生的設(shè)計課題無從下手，不知所措。這就提醒我們在平時的學(xué)習(xí)生活中不能一味埋頭于面前的課本知識，畢竟當(dāng)今社會競爭越發(fā)劇烈，而學(xué)校能教授的東西有限，要想在人才市場中脫穎而出就只能靠我們自己。當(dāng)然，在學(xué)習(xí)之余我們更應(yīng)該積極參加各種有關(guān)專業(yè)知識的實踐活動和比賽，穩(wěn)固所學(xué)理論，多注意培養(yǎng)初步的實際工作能力和專業(yè)技術(shù)能力，這樣在以后的工作崗位上不會顯得那么倉促與生疏。參考文獻1 辛春艷. VHDL硬件描述語言. 北京：國防工業(yè)出版社，20022 甘歷. VHDL應(yīng)用與開發(fā)實踐. 北京：科學(xué)出版社，20033 VHDL Language

21、Reference Guide ，Alde Inc . Henderson NV USA ，19994 齊洪喜，陸穎. VHDL電路設(shè)計實用教程. 北京：清華大學(xué)出版社，20045 潘松，黃繼業(yè). EDA技術(shù)實用教程. 北京：科學(xué)出版社，2002EDA技術(shù)實用教程課程設(shè)計附錄1：樂曲自動演奏源程序清單-程序名稱：AUTO.VHD-程序功能：采用VHDL語言編程產(chǎn)生8位發(fā)聲控制輸入信號。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTI

22、TY AUTO ISPORT(CLK: IN STD_LOGIC; -系統(tǒng)時鐘信號AUTO: IN STD_LOGIC; -鍵盤輸入/自動演奏CLK2: BUFFER STD_LOGIC; -時鐘輸出INDEX2: IN STD_LOGIC_VECTOR(7 DOWNTO 0); -鍵盤輸入信號INDEX0: OUT STD_LOGIC_VECTOR(7 DOWNTO 0); -音符信號輸出END AUTO;ARCHITECTURE BEHAVIORAL OF AUTO ISSIGNAL COUNT0:INTEGER RANGE 0 TO 31; -定義信號計數(shù)器，有32個信號元素BEGINP

23、ULSE0:PROCESS(CLK,AUTO) -PULSE0工作進程開始VARIABLE COUNT:INTEGER RANGE 0 TO 8; -定義變量計數(shù)器，從0到8BEGINIF AUTO=1THEN -鍵盤輸入為1COUNT:=0;CLK2=0; -計數(shù)器值為0，時鐘信號2幅值為0ELSIF(CLKEVENT AND CLK=1)THEN -輸入的時鐘信號為其他值COUNT:=COUNT+1; -計數(shù)器加1即為1IF COUNT=4 THENCLK2=1;ELSIF COUNT=8 THENCLK2=0;COUNT:=0;END IF;END IF;END PROCESS;MUSI

24、C:PROCESS(CLK2) -MUSIC工作進程開始BEGINIF(CLK2EVENT AND CLK2=1)THEN -時鐘信號2為1IF(COUNT0=31)THEN -計數(shù)器值為31COUNT0=0; -計數(shù)器清0ELSEEDA技術(shù)實用教程課程設(shè)計 COUNT0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0INDEX0IN

25、DEX0INDEX0INDEX0INDEX0INDEX0NULL;END CASE;ELSE INDEX0TONE0=773;CODE=1001111;HIGHTONE0=912;CODE=0010010;HIGHTONE0=1036;CODE=0000110;HIGHTONE0=1116;CODE=1001100;HIGHTONE0=1197;CODE=0100100;HIGHTONE0=1290;CODE=0100000;HIGHTONE0=1372;CODE=0001111;HIGHTONE0=1410;CODE=0000000;HIGHTONE0=2047;CODE=0000001;H

26、IGH=0;END CASE;END PROCESS;END ART;EDA技術(shù)實用教程課程設(shè)計附錄3：數(shù)控分頻源程序清單-程序名稱：FENPIN.VHD-程序功能：采用VHDL語言編程對時基脈沖進行分頻，得到8個音符相對應(yīng)的頻率。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY FENPIN ISPORT(CLK1: IN STD_LOGIC;TONE1: IN INTEGER RANGE 0 TO 2047; -系統(tǒng)時鐘信號SPKS: OUT STD_LOGIC); -音符分頻系數(shù)END ENTITY FENPIN; -驅(qū)動揚聲器的音頻信號ARCHITECTURE ART OF FENPIN ISSIGNAL PRECLK:STD_LOGIC; -定義時基脈沖信號SIGNAL FULLSPKS:STD_LOGIC;BEGINPROCESS(CLK1)VARIABLE COUNT:INTEGER RANGE 0 TO