第四章存儲器系統(tǒng)

1、1微機原理與接口技術(shù)存儲器系統(tǒng)2第四章第四章 存儲器系統(tǒng)存儲器系統(tǒng)4.1概述概述一、存儲器系統(tǒng)的一般概念二、半導體存儲器及其分類三、半導體存儲器的主要技術(shù)指標4.2隨機存取存儲器（RAM）一、靜態(tài)RAM（SRAM）二、動態(tài)RAM（DRAM）三、存儲器擴展技術(shù)4.3只讀存儲器（ROM）一、EPROM二、EEPROM三、閃存3第四章第四章 存儲器系統(tǒng)存儲器系統(tǒng)4.4高速緩沖存儲器Cache一、Cache的工作原理二、Cache的讀寫操作三、Cache和主存的存取一致性三、Cache的分級體系結(jié)構(gòu)4.5 半導體存儲器設(shè)計舉例44.1概述概述一、存儲器系統(tǒng)的一般概念存儲器存儲器：內(nèi)存，高速緩存（Cac

2、he），磁盤，可移動硬盤，光盤等存儲器系統(tǒng)存儲器系統(tǒng)：將兩個或兩個以上速度、工作方式以及制造材料各不相同的存儲器用軟件、硬件或軟硬件相結(jié)合的方法連接起來，成為一個系統(tǒng)。從程序員的角度看，存儲器系統(tǒng)是一個存儲器整體。存儲器系統(tǒng)的速度接近于其中速度最快的那個存儲器；存儲容量接近于最大的存儲器容量，單位容量的價格接近于最便宜的存儲器。存儲器系統(tǒng)的優(yōu)劣關(guān)系著整個計算機系統(tǒng)的優(yōu)劣1、微機中的存儲器系統(tǒng)5CPUCache主存輔助硬件Cache存儲器系統(tǒng)存儲器系統(tǒng)（1）Cache存儲器系統(tǒng)Cache存儲系統(tǒng)的管理全部由硬件實現(xiàn)，無需系統(tǒng)程序員干預，即它對程序員來說是透明的Cache由高速靜態(tài)存儲器（SRAM

3、）組成。存取周期為零點幾個納秒，存儲容量為幾十KB至幾十MB之間，價格較高。主存由動態(tài)存儲器（DRAM）組成，存取周期為幾納秒至幾十納秒，存儲容量為幾百KB至幾GB之間，價格比Cache相對便宜得多。Cache系統(tǒng)在設(shè)計上，力求在一定時間內(nèi)，CPU需要的指令和數(shù)據(jù)都能在Cache中訪問到，因此，這個這個存儲系統(tǒng)的存取周期與存儲系統(tǒng)的存取周期與Cache非常接近。非常接近。6由于Cache中的數(shù)據(jù)和地址都是主存相應內(nèi)容和地址的映像，它們之間的地址變換和映像都由硬件系統(tǒng)管理，對程序員來說“看不到”Cache，所以在編程時，只需要對主存編址。因此，Cache存儲器系存儲器系統(tǒng)的容量就是主存的容量統(tǒng)的

4、容量就是主存的容量由于Cache容量相比主存容量要小很多（通常1:128），故整個Cache存儲器系統(tǒng)每單位容量的平均價格與主存很接近。Cache中存放CPU最近一直在使用的指令和數(shù)據(jù)。當Cache裝滿后，可將長期不用的數(shù)據(jù)刪除，以提高Cache的使用效率7（2）虛擬存儲系統(tǒng)8主存輔存輔助軟硬件設(shè)備虛擬存儲系統(tǒng)虛擬存儲系統(tǒng)現(xiàn)代虛擬存儲系統(tǒng)在操作系統(tǒng)的支持下為用戶另外設(shè)計了一個虛擬地址空間。它將主存和外存看做一個整體，用軟硬件相結(jié)合的方法管理，使得程序員能夠?qū)χ鞔?、輔存統(tǒng)一編址，這樣形成的一個很大的地址空間，稱為虛擬地址空間。虛擬地址空間比實際主存的容量大得多，32位微機可訪問的編址空間為4GB

5、。虛擬存儲系統(tǒng)在構(gòu)成原理上與Cache存儲器系統(tǒng)類似，其訪問速度接近主存的速度。整個存儲系統(tǒng)的單位容量價格接近磁盤存儲器（輔存）。虛擬地址空間既不是主存地址空間，也不是磁盤存儲器的地址空間，它是為使用者設(shè)計的一個邏輯地址空間。它遠大于主存的實際地址空間，在軟硬件系統(tǒng)支持下，可以采用與主存同樣的隨機訪問方式92、存儲系統(tǒng)的主要性能指標（1）存儲容量（2）存取時間（3）單位容量的平均價格1011二、半導體存儲器及其分類1、存儲元半導體存儲器由一些能表示二進制“0”和“1”狀態(tài)的物理器件組成，這些器件具有記憶功能，如電容，雙穩(wěn)態(tài)電路等。將這些具有記憶功能的物理器件叫做存儲元（如一個電容就是一個存儲元

6、）每個存儲元可以保存一位二進制信息。若干個存儲元就構(gòu)成了一個存儲單元。在微機系統(tǒng)中，一個存儲單元通常存放8bits（1B），許多存儲單元組織在一起就構(gòu)成了存儲器。122、半導體存儲器的分類（1）隨機存取存儲器RAMRAM的主要特點：可以隨機進行讀寫操作，但掉電后信息會丟失根據(jù)制造工藝的不同，RAM可分為雙極型半導體（TTL）RAM和金屬氧化物半導體（MOS）RAM。雙極型RAM的優(yōu)點是存取時間短（幾ns到幾十ns），但其較MOS型RAM的集成度低，功耗大，價格高（作Cache）MOS型RAM又可分為靜態(tài)RAM（SRAM）和動態(tài)RAM（DRAM）。SRAM以雙穩(wěn)觸發(fā)器為基本存儲單元，存取時間為幾

7、十ns到幾百ns，不需刷新，但集成度低（常見的SRAM芯片容量為1-64KB）。DRAM電容存儲信息，電路簡單，集成度高（目前DRAM芯片已達幾百MB） 。但由于電容總有漏電存在，所以DRAM需要定時刷新（對電容充電）。DRAM的存取速度較SRAM慢。另外，DRAM功耗低，價格也比較便宜。因此，現(xiàn)在微機中的內(nèi)存主要是MOS型DRAM1314（2）只讀存儲器ROMROM的主要特點是掉電后信息不丟失，可隨機進行讀操作，但不能寫入或只能有條件編程寫入，常用于存放一些相對不變的數(shù)據(jù)（如BIOS等）掩膜式（掩膜式（Masked）ROM，簡稱ROM：掩膜制作時將信息做在芯片中，以后不可更改可編程可編程RO

8、M（PROM）：只允許用戶進行一次編程，其后不可更改可擦除可擦除ROM（EPROM）：可用紫外線擦除的PROM。允許用戶多次編程和擦除電可擦除電可擦除ROM（EEPROM或或E2PROM）：可加電在線擦除的PROM。允許用戶多次編程和擦除151、存儲容量：存儲容量：一般用“存儲單元數(shù)每個單元的存儲位數(shù)”描述例如：SRAM芯片6264容量為8K8bDRAM芯片NMC41527容量為256K1b2、存取時間和存取周期存取時間和存取周期存取時間是從存取命令發(fā)出到操作完成所經(jīng)歷的時間。CPU在讀寫存儲器時，其讀寫時間必須大于存儲器芯片的額定在讀寫存儲器時，其讀寫時間必須大于存儲器芯片的額定存取時間。如

9、果不能滿足這一點，微機將無法正常工作存取時間。如果不能滿足這一點，微機將無法正常工作存取周期是連續(xù)啟動兩次獨立的存儲器操作所需間隔的最小時間。若令存取時間為Ta，存取周期為Tc，則必須有則必須有Tc Ta3、可靠性、可靠性4、功耗、功耗三、半導體存儲器的主要技術(shù)指標16一、靜態(tài)RAM（SRAM）1、SRAM的基本存儲電路（圖4.2.1）4.2 隨機存取存儲器（RAM）行選線XVccT3 T4T5 T6A BT1 T2圖4.2.1六管基本存儲電路I/O 列選線Y I/O所有存儲元共用此電路T7 T8T3、T4為負載管，T1、T2為工作管，T5、 T6、T7、T8為控制管，其中T7、T8為所有存儲

10、元共用17若要寫入“1”，I/O=1, #I/O=0,行選線X=1，使T5，T6導通，列選線Y=1，使T7，T8導通。要寫入的內(nèi)容經(jīng)IO和#I/O端進入，通過T7、T8和T5、T6與A、B端相連,使A=1，B=0。這樣使T2導通，T1截止。當輸入信號和地址選擇信號消失后，T5、 T6、T7、T8截止，T1、T2就保持被寫入的狀態(tài)不變，使得只要不掉電，寫入的信息“1”就能保持不變。寫入“0”的原理類似行選線XVccT3 T4T5 T6A BT1 T2圖4.2.1六管基本存儲電路I/O 列選線Y I/OT7 T818讀操作時,行選線X=1，使T5，T6導通，列選線Y=1，使T7，T8導通。于是存儲

11、元的信息被送到IO和#I/O端， IO和#I/O端連接到一個差動讀出放大器上，從其電流方向即可判斷出所存信息是“1”還是“0”。行選線XVccT3 T4T5 T6A BT1 T2圖4.2.1六管基本存儲電路I/O 列選線Y I/OT7 T8191、6264的引腳及功能（1）A0A12：13位地址線，可產(chǎn)生8192（213）個地址編碼，每個編碼通過內(nèi)部譯碼指向一個存儲單元。在與系統(tǒng)連接時，在與系統(tǒng)連接時，這這13根地址線通常接到系統(tǒng)地根地址線通常接到系統(tǒng)地址總線的低址總線的低13位位（2）D0D7：8根雙向數(shù)據(jù)線。它表示6264芯片的沒個存儲單元中有8位二進制數(shù)。使用時，使用時，這這8根數(shù)據(jù)線與

12、系統(tǒng)的數(shù)據(jù)總線根數(shù)據(jù)線與系統(tǒng)的數(shù)據(jù)總線相連。相連。當CPU存取芯片上的某個存儲單元時，讀出和寫入的數(shù)據(jù)都通過這8根數(shù)據(jù)線傳送。VccWECS2A8A9A11OEA10CS1D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND128227326425524623722821920101911181217131614156264 圖4.2.3 6264管腳圖2、SRAM舉例-6264（8K8位）20（3）#CS1，CS2：片選線。它們同時有效時才選中芯片。不同類型的芯片，其片選信號的數(shù)量不一定相同，但要選中該芯片，必須所有的片選信號同時有效才行。事實上，一個微機系統(tǒng)的內(nèi)

13、存空間是由若干塊存儲器芯片組成的，某塊芯片映射到內(nèi)存空間的那一個位置（即處于哪一個地址范圍）上，是由微機系統(tǒng)的高位地址決定的。高位地址信號和控高位地址信號和控制信號通過譯碼器產(chǎn)生片選信號，將芯片映射到所制信號通過譯碼器產(chǎn)生片選信號，將芯片映射到所需要的地址范圍上。需要的地址范圍上。6264有13根地址線(A0A12)，8086/8088有20根地址線(A0A19)，所以這里的高位地址信號為A13A1921（4）#OE：輸出允許。（5）#WE：寫允許（6）其他引線：Vcc為+5V電源，GND為接地端，NC表示空端#WE#CS1CS2#OED0D7001x寫入1010讀出XXX011101XXx三

14、態(tài)6264真值表3、SRAM的應用（1）地址譯碼：將高位地址信號通過一組電路（譯碼器）轉(zhuǎn)換為一個確定的輸出信號（通常為低電平）并將其連接到存儲器芯片的片選端，使該芯片被選中，從而使系統(tǒng)能夠?qū)υ撔酒系膯卧M行讀寫操作。（2）地址譯碼方式（全地址譯碼和部分譯碼）22全地址譯碼：系統(tǒng)的全部高位地址線均參與對芯片（組）的譯碼尋址23D0D7A0A12#MEMW#MEMRA19A18A17A16A15A14A13D0D7A0A12#WECS2#OE#CS1+5V&8088系統(tǒng)系統(tǒng)BUS6264使用門電路的全地址譯碼（使用門電路的全地址譯碼（3E000H3FFFFH）24D0D7A0A12#ME

15、MW#MEMRA19A18A17A16A15A14A13D0D7A0A12#WECS2#OE#CS1+5V8088系統(tǒng)系統(tǒng)BUS6264G1#G2A#G2BCBA#Y7使用使用138譯碼器實現(xiàn)全地址譯碼（譯碼器實現(xiàn)全地址譯碼（3E000H3FFFFH）部分地址譯碼：系統(tǒng)的部分高位地址線參與對芯片（組）的譯碼尋址(地址重疊)25D0D7A0A12#MEMW#MEMRA19A17A15A14A13D0D7A0A12#WECS2#OE#CS1+5V&8088系統(tǒng)系統(tǒng)BUS6264部分地址譯碼：部分地址譯碼：AE000HAFFFFH, BE000HBFFFFH, EE000HEFFFFH, F

16、E000HFFFFFH,26VccA8A9WEOEA10CSD7D6D5D4D3A7A6A5A4A3A2A1A0D0D1D2GND1242233224215206197188179161015111412136116（3）SRAM應用舉例SRAM6116，構(gòu)成地址范圍在78000H 78FFFH之間的一個4KB的存儲器返回返回D0D7A0A10#MEMW#MEMRD0D7A0A10#MEMW#MEMRA19A14A18A17A16A15A13A12A11D0D7A0A10R/#W#OE #CS8088系統(tǒng)系統(tǒng)BUS6116D0D7A0A10R/#W#OE #CSG1#G2A#G2BCBA#Y1

17、#Y074LS138271、DRAM的基本存儲電路刷新放大器列選線數(shù)據(jù)輸入/輸出線行選線單管動態(tài)存儲電路二、動態(tài)RAM（DRAM）282、DRAM舉例-2164A（64KX1b）圖4.2.62164引腳及內(nèi)部結(jié)構(gòu)293、DRAM在系統(tǒng)中的連接圖4.5.1 PC/XT的RAM子系統(tǒng)216421642164216430三、存儲器擴展技術(shù)1、位擴展：計算機中內(nèi)存一般按字節(jié)進行組織，若存儲器芯片的數(shù)據(jù)線少于8根，則要對芯片進行“位擴展”位擴展的方法：將每個存儲芯片的地址線和控制線全部并聯(lián)在一起，而將它們的數(shù)據(jù)線分別引出至數(shù)據(jù)總線的不同位上。例如2114(1K4b, SRAM)圖4.4.1存儲器的位擴展

18、312、字擴展字擴展是對存儲器容量的擴展（或存儲空間的擴展）。此時存儲芯片上每個存儲單元的字長滿足要求（字長為8位），只是存儲單元的個數(shù)不夠，需要增加的是存儲單元的數(shù)量。字擴展的方法：將每個芯片的地址線、數(shù)據(jù)線和讀/寫控制線并聯(lián)在一起，而將它們的片選端分別引出至地址譯碼器的不同輸出端，即用片選信號區(qū)別芯片地址例如前面SRAM應用舉例（字擴展），DRAM應用舉例（字位擴展）。32圖4.3.42764管腳圖Vcc(+5V)#PGMNCA8A9A11#OEA10#CED7D6D5D4D3VppA12A7A6A5A4A3A2A1A0D0D1D2地128227326425524 23 228219201

19、0 1911 1812 1713 1614 1527644.3 只讀存儲器（ROM）一、EPROM-2764（紫外線擦除，整片擦寫）#PGM：編程輸入脈沖。對EPROM編程時，在該端加上編程脈沖，讀操作時#PGM為1Vpp：編程電壓輸入。編程時對應在該端加上編程高電壓，不同芯片對Vpp要求不同，可以是+12.5V，+15V，+21V，+25V等33D0D7A0A12#MEMRA19A18A17A16A15A14A13D0D7A0A12#OE Vcc Vpp #PGM GND#CE8088系統(tǒng)系統(tǒng)BUS2764G1#G2A#G2BCBA#Y02764與與8088系統(tǒng)的連接（系統(tǒng)的連接（70000

20、H71FFFH）+5VC34可通過加電的方法在線擦寫，允許字節(jié)擦寫二、EEPROM-98C64VccWENCA8A9A11OEA10CED7D6D5D4D3RDY/BUSYA12A7A6A5A4A3A2A1A0D0D1D2GND12822732642552462372282192010191118121713161415NMC98C64A管腳圖RDY/#BUSY: 狀態(tài)輸出端。98C64A正在執(zhí)行編程寫入時，此管腳為低電平；寫完后，此管腳變?yōu)楦唠娖?。CPU通過檢查此引腳的狀態(tài)來判斷寫操作是否結(jié)束35例如：將一片98C64A接到系統(tǒng)總線上，地址范圍為3E000H 3FFFFH，并編程將芯片的所有

21、單元寫入66HD0D7A0A12#MEMW#MEMRA19A18A17A16A15A14A13D0D7A0A12#WE#OE#CE RDY/#BUSY1&8088系統(tǒng)系統(tǒng)BUS98C64A110k+5VD0接口地址02E0H36寫入方法寫入方法（1）使用延時程序TDELAY120USSTART: MOV AX, 3E00HMOV DS, AXMOV SI, 0MOV CX, 2000HAGN:MOV AL, 66HMOV SI,ALCALL TDELAY120USINC SILOOP AGNHLT37（2）通過查詢RDY/#BUSY的狀態(tài)START: MOV AX, 3E00HMOV

22、DS, AXMOV SI, 0MOV CX, 2000HMOV BL, 66HAGN:MOV DX, 02E0HWAIT: IN AL, DXTEST AL, 01HJZ WAITMOV SI,ALINC SILOOP AGNHLT（3）使用中斷方式38閃存是EEPROM的變種，EEPROM與閃存不同的是，它能在字節(jié)水平上進行刪除和重寫而不是整個芯片擦寫，這樣閃存就比EEPROM快（類似于RAM），掉電后不丟失。由于其斷電時仍能保存數(shù)據(jù)，閃存通常被用來保存設(shè)置信息，如在電腦的BIOS（基本輸入輸出程序）、PDA（個人數(shù)字助理）、數(shù)碼相機中保存資料等。另一方面，閃存不像RAM（隨機存取存儲器）一

23、樣以字節(jié)為單位改寫數(shù)據(jù)，因此不能取代RAM。http:/ 高速緩沖存儲器（Cache）CPUCache主存圖4.4.1 Cache在微機系統(tǒng)中的位置404.4 高速緩沖存儲器（Cache）一、Cache的工作原理（圖4.4.1）程序和數(shù)據(jù)訪問的局部性是cache工作的原理基礎(chǔ)命中率(H)：CPU訪問Cache時，所需信息恰好在 Cache中的概率。一般情況下，可以使Cache與內(nèi)存的空間比為1：128，命中率都在90%以上設(shè)Cache存取時間為T1，主存存取時間為T2，則Cache存儲器系統(tǒng)的平均存取時間為： T=T1*H+T2*（1-H）41例如：某微機有一級Cache和DRAM組成。已知D

24、RAM存取速度為80ns， Cache存取速度為6ns，Cache的命中率為85%，求該存儲系統(tǒng)的平均存取速度。系統(tǒng)平均存取速度=6*85%+80*15%=17.1(ns)注：Cache只是加快了CPU訪問存儲器系統(tǒng)的速度，而CPU訪問內(nèi)存只是計算機全部操作的一部分，所以增加Cache對系統(tǒng)整體速度只能提高1020%。42二、Cache的讀寫操作1、貫穿讀出式優(yōu)點：降低了CPU對主存的請求次數(shù)缺點：延遲了CPU對主存的訪問時間2、旁路讀出式優(yōu)點：沒有時間延遲缺點：每次CPU都要訪問主存，從而占用了部分總線時間CPUCache主存CPUCache主存43 3、寫穿式優(yōu)點：操作簡單，Cache和主

25、存的數(shù)據(jù)能同步更新缺點：由于主存的慢速，降低了系統(tǒng)的寫速度并占用了部分總線時間4、回寫式Cache中設(shè)有一個標志地址和數(shù)據(jù)陳舊的信息，只有當Cache中的數(shù)據(jù)被再次更改時，才將原跟新的數(shù)介入主存相應的單元，然后再接受再次更新的數(shù)據(jù)。這樣保證Cache和主存中的數(shù)據(jù)不致發(fā)生沖突Cache主存CPUCPUCache主存44微處理器性能評估：其中：k為比例常數(shù)，f為工作頻率；CPI為執(zhí)行每條指令需要的周期數(shù)，H為Cache的命中率，N為存取周期數(shù)因此，提高cache命中率可以提高微處理器性能：多級CacheNHCPIkf)1 ( 性能三、Cache的分級體系結(jié)構(gòu)45CPU類型L1 CacheL2 C

26、acheCache 類型80386DX80486DXPentiumPentium ProPentium MMXPII/PIIICeleronPII/PIII XeonK6-IIIK7外部SRAM內(nèi)部8KB內(nèi)部8KB+ 8KB內(nèi)部8KB+ 8KB內(nèi)部16KB+ 16KB內(nèi)部16KB+ 16KB內(nèi)部16KB+ 16KB內(nèi)部16KB+ 16KB內(nèi)部32KB+ 32KB內(nèi)部64KB+ 64KB無外部64KB外部64KB內(nèi)部封裝256KB或512KB外部128KB卡上或芯片內(nèi)封裝512KB卡上或芯片內(nèi)封裝128KB卡上或芯片內(nèi)封裝256KB2MB內(nèi)部封裝256KB卡上或芯片內(nèi)封裝512KB2MBSRAM

27、SRAMSRAMSRAMSRAMSRAMSRAMSRAMSRAMSRAM注：新型CPU把L1 Cache分為了指令Cache和數(shù)據(jù)Cache46設(shè)計步驟：1）根據(jù)現(xiàn)有芯片的類型及要求，確定所需要的芯片數(shù)量2）如果需要，將芯片進行位擴展和字擴展3）設(shè)計譯碼電路4）編寫相應的存儲器讀/寫控制程序4.5半導體存儲器設(shè)計舉例半導體存儲器設(shè)計舉例47例1. 用SRAM8256（256K8b）構(gòu)成1MB的存儲器。分析：8256容量為256KB，需要1MB/256KB=4片芯片，其地址范圍為：00000H3FFFFH, 40000H7FFFFH, 80000HBFFFFH, C0000HFFFFFH.采用1

28、38譯碼器構(gòu)成譯碼電路。8256有18根地址線，所以A19和A18用于片選譯碼，分別接入138的B和A端，138的C端接地48D0D7A0A17#MEMW#MEMRA19A188088系統(tǒng)系統(tǒng)BUSG1#G2A#G2BBAC#Y049例2. 用EPROM2764和SRAM6264構(gòu)成16KB的內(nèi)存。其中：ROM地址范圍為FE000HFFFFFH，RAM地址范圍為F0000HF1FFFH，要求使用譯碼器74LS138設(shè)計譯碼電路分析：2764和6264容量均為8KB，構(gòu)成16KB內(nèi)存，各需要1片。根據(jù)地址范圍可知：ROM高位地址（A19A13）為1111,111;RAM高位地址（A19A13）為1111,000;508088系統(tǒng)系統(tǒng)BUSG1#G2A#G2BCBA#Y0#Y7D0D