計(jì)算機(jī)組成與結(jié)構(gòu)部分習(xí)題及答案

1、 計(jì)算機(jī)組成與結(jié)構(gòu)部分習(xí)題及答案（僅供參考）第四章 主存儲(chǔ)器一、選擇題1、 關(guān)于主存下列敘述正確的是（C）A 主存的速度可與CPU匹配。B 內(nèi)存是RAM，不包括ROMC 輔存的程序調(diào)入主存中才能執(zhí)行D輔存中不能存放程序，只能存放數(shù)據(jù)2、 斷電后將丟失信息的是（B ）A）ROM   B）RAM   C）磁盤   D）光盤3、 關(guān)于主存下列敘述正確的是（A）A CPU可直接訪問主存，但不能直接訪問輔存B CPU可直接訪問主存，也直接訪問輔存C CPU不能直接訪問主存，也不能直接訪問輔存D CPU不能直接訪問主存，但能直接訪問輔存4、 16K×32位存儲(chǔ)芯片的

2、數(shù)據(jù)線有（C ）A）5條   B）14條   C）32條   D）46條5、 16K×32位存儲(chǔ)芯片的地址線有（B ）A）5條   B）14條   C）32條   D）46條6、 半導(dǎo)體靜態(tài)存儲(chǔ)器SRAM的存儲(chǔ)原理是（A ）A）依靠雙穩(wěn)態(tài)電路保存信息    B) 依靠定時(shí)刷新保存信息C）依靠讀后再生保存信息       D）信息存入后不在變化7、 動(dòng)態(tài)RAM是指（C ）A）存儲(chǔ)內(nèi)容動(dòng)態(tài)變化           B) 需動(dòng)態(tài)改變

3、訪問地址C）需對(duì)存儲(chǔ)內(nèi)容定時(shí)動(dòng)態(tài)刷新       D）每次讀都要重寫動(dòng)態(tài)RAM的基本單元電路。常見的動(dòng)態(tài)RAM基本單元電路有三管式和單管式兩種，它們的共同特點(diǎn)都是靠電容存儲(chǔ)電荷的原理來寄存信息的。若電容上存有足夠多的電荷表示存“1”，電容上無電荷表示存“0”。電容上的電荷一般只能維持12ms，因此即使電源不掉電信息也會(huì)自動(dòng)消失。為此，必須在2ms內(nèi)對(duì)其所有存儲(chǔ)單元恢復(fù)一次原狀態(tài)，這個(gè)過程叫再生或刷新。由于它與靜態(tài)RAM相比，具有集成度更高、功耗更低等特點(diǎn)，因此目前被各類計(jì)算機(jī)廣泛應(yīng)用。由Tl、T2，T3三個(gè)MOS管組成的三管MOS動(dòng)態(tài)RAM基本單元電路：讀出時(shí)，先

4、預(yù)充電使讀數(shù)據(jù)線達(dá)高電平VDD，然后由讀選擇線打開T2，若Tl的極間電荷Cg存有足夠多的電荷(被認(rèn)為原存“1”)，使T1導(dǎo)通，則因T2、Tl導(dǎo)通接地，使讀數(shù)據(jù)線降為零電平，讀出“0”信息。若Cg沒足夠電荷(原存“0”)，則T1截止，讀數(shù)據(jù)線為高電平不變，讀出“1”信息?？梢?，由讀出線的高低電平可區(qū)分其是讀“1”，還是讀“0”，只是它與原存信息反相。寫入時(shí)，將寫入信號(hào)加到寫數(shù)據(jù)線上，然后由寫選擇線打開T3，這樣，Cg便能隨輸入信息充電(寫“1”)或放電(寫“0”)。為了提高集成度，將三管電路進(jìn)一步簡化，去掉Tl，把信息存在電容Cs上，將T2、T3合并成一個(gè)管子T，得單管MOS動(dòng)態(tài)RAM基本單元電

5、路。讀出時(shí)，字線上的高電平使T導(dǎo)通，若Cs有電荷，經(jīng)T管在數(shù)據(jù)線上產(chǎn)生電流，可視為讀出“1”。若Cs無電荷，則數(shù)據(jù)線上無電流，可視為讀出“0”。讀操作結(jié)束時(shí)，Cs的電荷已泄放完畢，故是破壞性讀出，必須重寫。8、 計(jì)算機(jī)主存儲(chǔ)器讀寫的時(shí)間數(shù)量級(jí)為（D）A）秒   B）毫秒   C）微秒   D）納秒9、計(jì)算機(jī)主存由（D ）A）RAM組成           B) ROM組成C）ROM與RAM組成       D）內(nèi)存與外存組成10、用戶程序所放的主存空間屬于（B）A）RAM  

6、         B) ROMC）ROM與RAM       D）內(nèi)存與外存11、在下列存儲(chǔ)器中，( A  )可以作為主存儲(chǔ)器。A 半導(dǎo)體存儲(chǔ)器     B 硬盤       C 光盤 D 磁帶12、關(guān)于主存，以下敘述正確的是（A）A 主存比輔存小，但速度快。B 主存比輔存大，且速度快。C 主存比輔存小，且速度慢。D主存比輔存大，但速度慢。13、EPROM是指(D )     A.隨機(jī)讀寫存儲(chǔ)器 B.只讀存儲(chǔ)器  &

7、#160;  C.可編程只讀存儲(chǔ)器 D.紫外光可擦除可編程只讀存儲(chǔ)器14、下列說法正確的是(C )     A.半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶     B.半導(dǎo)體RAM屬易失性存儲(chǔ)器，而靜態(tài)RAM的存儲(chǔ)信息是不易失的     C.靜態(tài)RAM、動(dòng)態(tài)RAM都屬易失性存儲(chǔ)器，前者在電源不掉時(shí)，不易失     D.靜態(tài)RAM不用刷新，且集成度比動(dòng)態(tài)RAM高，所以計(jì)算機(jī)系統(tǒng)上常使用它 15、CPU不能直接訪問的

8、是( D) A.RAM B.ROM C.內(nèi)存 D.外存16、存儲(chǔ)器的字線是(A )A.存儲(chǔ)體與讀寫電路連接的數(shù)據(jù)線.它們通過讀寫電路傳送或接收數(shù)據(jù)寄存器的信息.一個(gè)數(shù)據(jù)寄存器的位數(shù)正好是機(jī)器字長,故稱為字線B.存儲(chǔ)器的數(shù)據(jù)線.其線數(shù)正好與數(shù)據(jù)寄存器的位數(shù)相對(duì)應(yīng)C.經(jīng)地址譯碼器譯碼之后的存儲(chǔ)單元的地址線D.以上三種說法都不對(duì)17、CPU可隨機(jī)訪問的存儲(chǔ)器是（B ）A。光盤存儲(chǔ)器  B。主存儲(chǔ)器  C。磁盤存儲(chǔ)器  D。磁帶存儲(chǔ)器18、和MOS和RAM比較，雙極型RAM的特點(diǎn)是（A ）A。速度快，集成度低，位功耗高   

9、;B。速度快，集成度高，位功耗高C。速度快，集成度低，位功耗低   C。速度慢，集成度高，位功耗底19、字位結(jié)構(gòu)為1M*4位的DRAM存儲(chǔ)芯片，其地址引腳與數(shù)據(jù)引腳之和為（C ）A。28     B。14     C。24      D。12二、填空題1、 1GB=1024 MB= 1024*1024 KB =1024*1024*1024 B.2、 計(jì)算機(jī)中的存儲(chǔ)器用于存放程序和數(shù)據(jù)。3、主存儲(chǔ)器的主要性能指標(biāo)有主存容量主存容量、存儲(chǔ)器存取時(shí)間、存儲(chǔ)周期時(shí)

10、間。4、要組成容量為4K8位的存儲(chǔ)器，需要_8_片4K1位的靜態(tài)RAM芯片并聯(lián)，或者需要_4_片1K8位的靜態(tài)RAM芯片串聯(lián)。5、 靜態(tài)RAM是利用觸發(fā)器電路的兩個(gè)穩(wěn)定狀態(tài)來表示信息“0”和“1”，故在不斷開電源時(shí)，可以長久保持信息；動(dòng)態(tài)RAM利用電容器上存儲(chǔ)的電荷來表示信息“0”和“1”，因此需要不斷進(jìn)行刷新。三、簡答題1、 簡述SRAM與DRAM的主要區(qū)別。 DRAM的優(yōu)點(diǎn)：1. DRAM的功耗僅為SRAM的1/62. DRAM的價(jià)格僅為SRAM的1/4 DRAM的缺點(diǎn) 1DRAM由于使用動(dòng)態(tài)元件（電容），速度比SRAM低。2.DRAM內(nèi)容需要再生，故需配置再生電路 因此，容量不大的高速存

11、儲(chǔ)器大多用靜態(tài)RAM實(shí)現(xiàn)，如高速緩存（Cache）。SRAM的存儲(chǔ)單元由雙穩(wěn)態(tài)觸發(fā)器構(gòu)成，它不需要刷新，讀出之后不需要重寫 2、 在已有的芯片基礎(chǔ)上，如何進(jìn)行位擴(kuò)充、如何進(jìn)行字?jǐn)U充。位擴(kuò)充：連接方式是將多片存儲(chǔ)器的地址線、片選CS、讀寫控制端RW相應(yīng)并聯(lián)，數(shù)據(jù)端分別引出。 1）地址的總位數(shù)不變，總存儲(chǔ)器字容量（字?jǐn)?shù)量）不變。 例如，芯片的地址線是A0A13，存儲(chǔ)器的地址總線還是A0A13 。 2）數(shù)據(jù)線的位數(shù)增加，增加的數(shù)量等于各芯片位數(shù)之和。 例如，共兩個(gè)芯片，每個(gè)芯片4位，總存儲(chǔ)器的數(shù)據(jù)總線是8位。 字?jǐn)U展：只在字向擴(kuò)充，而位數(shù)不變。 將各芯片的地址線、數(shù)據(jù)線、讀寫控制線相應(yīng)并聯(lián)，而由片選

12、信號(hào)來區(qū)分各芯片的地址范圍。 1）地址的總位數(shù)增加，總存儲(chǔ)器字容量增加。字容量增加等于各芯片字容量乘以芯片個(gè)數(shù)。 例如，芯片的字容量是16K，4個(gè)芯片，總存儲(chǔ)器的字容量為4×16K=64K。 2）數(shù)據(jù)線的位數(shù)不變，總存儲(chǔ)器的數(shù)據(jù)總線位數(shù)等于各芯片位數(shù)。 例如，共4芯片，每個(gè)芯片8位，總存儲(chǔ)器的數(shù)據(jù)總線是8位。第五章 指令系統(tǒng)一、選擇題1、 指令系統(tǒng)采用不同尋址方式的目的是（B）A）增加內(nèi)存容量   B) 縮短指令長度、擴(kuò)大尋址空間C）提高訪問內(nèi)存的速度     D）簡化指令譯碼電路2、 指令操作所需的數(shù)據(jù)不會(huì)來自（D）A）寄存器   B) 指令

13、本身   C）主存中     D）控制存儲(chǔ)器3、 關(guān)于機(jī)器指令的敘述不正確的是（D ）A）機(jī)器指令系統(tǒng)是計(jì)算機(jī)所具有的全部指令的集合。B) 機(jī)器指令通常包括操作碼、地址碼兩部分，按地址個(gè)數(shù)分為零地址指令、一地址指令、二地址指令、三地址指令。C）機(jī)器指令的長度取決于操作碼長度、操作數(shù)地址長度、操作數(shù)個(gè)數(shù)。D）系列計(jì)算機(jī)是指指令系統(tǒng)完全相同、基本體系結(jié)構(gòu)相同的一系列計(jì)算機(jī)。4、 下列說法不正確的是（C）A）變址尋址時(shí)，有效數(shù)據(jù)存放在主存。B) 堆棧是先進(jìn)后出的隨機(jī)存儲(chǔ)器。C）堆棧指針的內(nèi)容表示當(dāng)前堆棧內(nèi)所存放的數(shù)據(jù)個(gè)數(shù)。D）內(nèi)存中指令的尋址和數(shù)據(jù)的尋址是交替進(jìn)行的。5

14、、 關(guān)于尋址方式的敘述不正確的是（D ）A）尋址方式是指確定本條指令中數(shù)據(jù)的地址或下一條指令地址的方法。B) 在指令的地址字段中直接指出操作數(shù)本身的尋址方式稱為立即尋址方式C）基址尋址用于為數(shù)據(jù)和程序分配存儲(chǔ)區(qū)域，支持多道程序和程序浮動(dòng)。D）變址尋址與基址尋址類似，沒有本質(zhì)的區(qū)別。6、 在相對(duì)尋址方式中，若指令中的地址碼為X，則操作數(shù)的地址為（B ）A）X       B) （PC）+X     C）X+段地址   D）X+變址寄存器7、 堆棧中保持不變的是（B）A）棧頂       B) 棧底 

15、0;   C）堆棧指針   D）棧中的數(shù)據(jù)8、 設(shè)變址寄存器為X，形式地址為D，（X）表示寄存器中的內(nèi)容，變址尋址方式的有效地址可表示為（A ）A）EA=（X）+D B) EA=（X）+（D）C）EA=（X）+D）D）EA=（X）+（D）9、程序控制類的指令的功能是（D）A）算術(shù)運(yùn)算和邏輯運(yùn)算。B) 主存和之間的數(shù)據(jù)交換。C）和之間的數(shù)據(jù)交換。D）改變程序執(zhí)行順序。10、設(shè)寄存器R的內(nèi)容(R)=1000H，內(nèi)存單元1000H的內(nèi)容為2000H，內(nèi)存單元2000H的內(nèi)容為3000H，PC的值為4000H，采用相對(duì)尋址方式，形式地址為-2000H的操作數(shù)是（C ）A）1000H

16、     B) 2000H     C）3000H   D）4000H11、下列幾項(xiàng)不符合RISC特點(diǎn)的是（C ）A）指令長度固定，指令種類少。B) 尋址方式種類盡量多，指令功能盡可能強(qiáng)。C）選取使用率高的一些簡單指令，以及很有用但不復(fù)雜的指令。D）增加寄存器數(shù)目，盡量減少訪存操作。12、移位操作中移出的位存入（C）A零標(biāo)志位   B 溢出標(biāo)志位     C 進(jìn)位標(biāo)志位   D 符號(hào)位13、零地址指令的操作數(shù)一般隱含在(C )中。A 磁盤     B 磁帶    

17、C 寄存器   D 光盤14、為了縮短指令中某個(gè)地址段的位數(shù)，有效的方法是采?。― ）。A 立即尋址   B 變址尋址       C 間接尋址     D 寄存器尋址15、堆棧指針SP的內(nèi)容是（B）。A 棧頂單元內(nèi)容       B 棧頂單元地址   C 棧底單元內(nèi)容     D 棧底單元地址16、假設(shè)寄存器R中的數(shù)為200，主存地址為200和300的存儲(chǔ)單元中存放的內(nèi)容分別是300和400，若訪問到的操作數(shù)為200，則所采用的尋址方式為(  A

18、60; )。A 立即尋址200                     B 寄存器間接尋址(R)C 存儲(chǔ)器間接尋址(200)             D 直接尋址20017、算術(shù)右移指令的操作是( B    )。A 符號(hào)位填0，并順序右移一位，最低位移入進(jìn)位標(biāo)志位。B 符號(hào)位不變，并順序右移一位，最低位移入進(jìn)位標(biāo)志位。C 符號(hào)位填1，并順序右移一位，最低位移入進(jìn)位標(biāo)志位。D 進(jìn)位標(biāo)志位填至符號(hào)位，并順序右移一位，最低

19、位移入進(jìn)位標(biāo)志位。18.以下的( C)不能支持?jǐn)?shù)值處理。 A.算術(shù)運(yùn)算類指令 B.移位操作類指令 C.字符串處理類指令 D.輸入輸出類指令19如果指令中的地址碼就是操作數(shù)的有效地址，那么這種尋址方式稱為(B )。A、立即尋址 B、直接尋址 C、間接尋址 D、寄存器尋址20、設(shè)指令中的地址碼為A，變址寄存器為X，程序計(jì)數(shù)器為PC，則變址尋址方式的操作數(shù)地址為（ D）A。（PC）+A       B。（A）+（X）C。（A+X）        D。A+（X）21、采用擴(kuò)展操作碼的重要原則是（B ）A

20、。操作碼長度可變             B。使用頻度高的指令采用短操作碼C。使用頻度低的指令采用短操作碼  D。滿足整數(shù)邊界原則二、填空題1.一臺(tái)計(jì)算機(jī)所具有的所有機(jī)器指令的集合稱為指令系統(tǒng)。它是計(jì)算機(jī) 硬件 與軟件 的接口。2.轉(zhuǎn)移指令執(zhí)行結(jié)束后，目標(biāo)地址可放在任意寄存器中。 否 (是/否)。3.補(bǔ)碼進(jìn)行算術(shù)右移的規(guī)則是： 不論數(shù)的正負(fù)，連同符號(hào)位將數(shù)右移一位，并保持符號(hào)位不變 。4.位操作碼最多可表示條指令5.根據(jù)指令中地址字段的數(shù)目，指令可分為：零地址指令、一地址指令

21、、二地址指令、三地址指令、 多地址指令。6.在變址寄存器尋址方式中，有效地址= (變址寄存器) + (基址寄存器)*+ 地址碼A。7.使用不同尋址方式的目的是 縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性。8.程序控制類指令的功能是 控制程序執(zhí)行順序 。9.精簡指令集計(jì)算機(jī)的特點(diǎn)是所有頻繁使用的簡單指令都能在一個(gè) 機(jī)器 周期內(nèi)執(zhí)行完。10、指令系統(tǒng)的優(yōu)化表示有兩個(gè)截然相反的方向 RISC 和 CISC 。三、簡答題1、什么是指令？解：即用二進(jìn)制代碼組成的指令，一條機(jī)器指令控制計(jì)算機(jī)完成一個(gè)基本操作。2、試比較寄存器尋址和寄存器間接尋址。解：寄存器尋址方式其操作數(shù)就在這一寄存器中；存器間接尋址其有

22、效地址在內(nèi)存中，操作數(shù)也在內(nèi)存中，所以后者尋找操作數(shù)較慢。3、根據(jù)操作數(shù)所在的位置，指出其尋址方式的名稱。1）操作數(shù)在寄存器中2）操作數(shù)的地址在寄存器中。3）操作數(shù)在指令中4）操作數(shù)的地址在指令中5）操作數(shù)地址的地址在指令中6）操作數(shù)地址為寄存器內(nèi)容與位移量之和（寄存器分別為基址寄存器、變址寄存器和程序計(jì)數(shù)器）7）操作數(shù)為棧頂元素解：各小題對(duì)應(yīng)尋址方式的名稱是：1）寄存器尋址 2）寄存器間接尋址 3）立即尋址4）直接尋址5）存儲(chǔ)器間接尋址 6）分別為基址尋址、變址尋址和相對(duì)尋址7）堆棧尋址四、綜合題1、若某機(jī)要求：三地址指令4條，單地址指令255條，零地址指令16條。設(shè)指令字長為12位每個(gè)地址

23、碼長為3位。問能否以擴(kuò)展操作碼為其編碼?如果其中單地址指令為254條呢?說明其理由。答：不能用擴(kuò)展碼為其編碼。指令字長12位，每個(gè)地址碼占3位；三地址指令最多是2(12-3-3-3)=8條， 現(xiàn)三地址指令需4條,可有4條編碼作為擴(kuò)展碼，單地址指令最多為4×23×23=28=256條，現(xiàn)要求單地址指令255條，可有一條編碼作擴(kuò)展碼零地址指令最多為1×238條不滿足題目要求不可能以擴(kuò)展碼為其編碼。2、某指令系統(tǒng)指令長為16位，每個(gè)操作數(shù)的地址碼長6位，指令分為無操作數(shù)、單操作數(shù)和雙操作數(shù)三類。（1）若雙操作數(shù)為15條，無操作數(shù)為64條，問單操作數(shù)最多可以有多少條？（2

24、）若若雙操作數(shù)為15條，單操作數(shù)為62條，問無操作數(shù)最多可以有多少條？解：（1）(24-15）26-x)26=64 x=63（條） (2) (24-15）26-62)26=128 (條)3、設(shè)系統(tǒng)指令長16位，每個(gè)操作數(shù)的地址碼長位，共有11條三地址指令，條二地址指令，條零地址指令。問最多還有多少條一地址指令。解：（24-11）*24-72）*24）-X）*24=64 解得X=124條第六章 CPU一、選擇題1、 控制器的功能描述完整的是（ D）A）產(chǎn)生時(shí)序信號(hào)     B) 從主存取出一條指令   C）完成指令譯碼D）從主存取出一條指令、完成指令譯碼、產(chǎn)生時(shí)序信

25、號(hào)、指揮各部件完成指令指定的操作2、 存儲(chǔ)微程序的存儲(chǔ)器稱為（C ）A）主存     B) Cache     C）控存       D）輔存3、 CPU存放當(dāng)前正在執(zhí)行的指令并為譯碼部件提供信息的部件是（C）A）指令譯碼器     B) 程序計(jì)數(shù)器     C）指令寄存器   D）地址寄存器4、 構(gòu)成控制信號(hào)序列的最小單位是（C ）A）微程序     B) 微指令     C）微命令     D）機(jī)器指令5、 微程

26、序控制器比硬布線控制器慢，原因是（D ）A）增加了從外存讀微指令的時(shí)間。B) 增加了從主存讀微指令的時(shí)間。C）增加了從IR中讀微指令的時(shí)間。D）增加了從控存讀微指令的時(shí)間。6、 控制器同步控制方式是指（ A  ）A）由統(tǒng)一時(shí)序信號(hào)控制的方式。B) 由握手信號(hào)控制的方式。C）由中斷控制的方式。D）程序查詢控制方式。7、 指令流水線中，不同的指令在指令流水的不同功能段中可以（D ）A）順序     B) 選擇     C）循環(huán)     D）并行9、微程序存放在( C  )。A 主存中    

27、60;   B 堆棧中       C 只讀存儲(chǔ)器中     D 磁盤中10、微指令中的微地址表示（D）A 微操作的對(duì)象       B 存放微操作結(jié)果的地址C 微操作數(shù)地址     D 后繼微指令地址11、在一個(gè)微指令周期中（D）A 只能執(zhí)行一個(gè)微操作         B 能順序執(zhí)行多個(gè)微操作C 只能執(zhí)行多個(gè)互斥微操作   D 能并行執(zhí)行多個(gè)微操作12、在微程序控制中，把操作控制信號(hào)編成(   A  )。A 微命令

28、         B 微地址         C 操作碼         D 程序13、從一條指令的啟動(dòng)到下一條指令的啟動(dòng)的間隔時(shí)間稱為( D    )。A 時(shí)鐘周期       B 機(jī)器周期       C 工作周期     D 指令周期14、硬布線控制器指的是( A) A.組合邏輯控制器 B.微程序控制器 C.可編程邏輯部件控制器 D.一種新型控制器15、在微程序控制器中，

29、機(jī)器指令與微指令的關(guān)系是（ B）。A、每條機(jī)器指令由一條微指令來執(zhí)行；B、每條機(jī)器指令由一段用微指令編程的微程序來解釋執(zhí)行；C、一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行；D、一條微指令由若干條機(jī)器指令組成；16、在微程序控制器中，執(zhí)行指令微程序的首條微指令地址是怎么得到的（D ）A。程序計(jì)數(shù)器PC  B。前條微指令  C。uPC+1  D。指令操作碼譯碼3程序計(jì)數(shù)器PC在 B 中。 A運(yùn)算器 B控制器 C存儲(chǔ)器 DI/O接口4計(jì)算機(jī)主頻的周期是指 C 。 A指令周期 B時(shí)鐘周期 CCPU周期 D存取周期5CPU內(nèi)通用寄存器的位數(shù)取決

30、于 B 。 A存儲(chǔ)器容量 B機(jī)器字長 C指令的長度 DCPU的管腳數(shù)6以硬布線方式構(gòu)成的控制器也叫 A 。 A組合邏輯型控制器 B微程序控制器 C存儲(chǔ)邏輯型控制器 D運(yùn)算器7一個(gè)節(jié)拍脈沖持續(xù)的時(shí)間長短是 C 。 A指令周期 B機(jī)器周期 C時(shí)鐘周期 D以上都不是8直接轉(zhuǎn)移指令的功能是將指令中的地址代碼送入 C 。 A累加器 B地址寄存器 CPC D存儲(chǔ)器9狀態(tài)寄存器用來存放 D 。 A算術(shù)運(yùn)算結(jié)果 B邏輯運(yùn)算結(jié)果 C運(yùn)算類型 D算術(shù)、邏輯運(yùn)算及測試指令的結(jié)果狀態(tài)10微程序放在 C 中。 A指令寄存器 BRAM C控制存儲(chǔ)器 D內(nèi)存16與微指令的執(zhí)行周期對(duì)應(yīng)的是 C /D 。 A指令周期 B機(jī)器周

31、期 C節(jié)拍周期 D時(shí)鐘周期二、填空題1、根據(jù)設(shè)計(jì)方法不同，控制器分為微程序控制器和 組合邏輯控制器兩種。2、計(jì)算機(jī)在執(zhí)行程序的過程中，控制器控制程序的運(yùn)行總是處于取指令、分析指令和執(zhí)行指令的循環(huán)這中。3、在微程序控制器中，一條機(jī)器指令對(duì)應(yīng)于一個(gè)  微程序     ，一個(gè)微程序?qū)?yīng)若干條 微指令        ，一條微指令包含若干個(gè)   微命令        。4、微程序控制的核心部件是存儲(chǔ)微程序的控制存儲(chǔ)器，它一般用只讀存儲(chǔ)器 構(gòu)成。5.微程序入口地址是根據(jù) 指令操作碼 通過

32、 譯碼 產(chǎn)生的。6. 微程序控制器的核心部件是 CS ，它一般用 ROM 構(gòu)成。7. 一條微指令可劃分為控制字段和下址字段，微指令格式分為水平型微指令和垂直型微指令。1目前的CPU包括 運(yùn)算器 ， 控制器 和CACHE（一級(jí)）。2CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器為 地址寄存器 ，保存下一條指令地址的寄存器為 程序計(jì)數(shù)器（PC） 。3CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫 指令周期 ，它常用若干個(gè)- 機(jī)器周期 來表示，而后者又包含若干個(gè) 時(shí)鐘周期 。4在程序執(zhí)行過程中，控制器控制計(jì)算機(jī)的運(yùn)行總是處于 取指令 、分析指令和 執(zhí)行指令 的循環(huán)之中。9任何指令的第一個(gè)周期一定是 取址周期

33、。10一條機(jī)器指令的執(zhí)行可與一段微指令構(gòu)成的 微程序 相對(duì)應(yīng)，微指令可由一系列 微命令 組成。11微程序設(shè)計(jì)技術(shù)是利用 軟件 方法設(shè)計(jì) 控制單元 的一門技術(shù)。12在同一微周期中 不可能同時(shí)出現(xiàn) 的微命令叫互斥的微命令；在同一微周期中 可以同時(shí)出現(xiàn) 的微命令叫相容的微命令。顯然， 相容的微命令 不能放在一起譯碼。三、簡答題1、簡述控制器的組成和功能。 控制器的功能 ：控制程序的執(zhí)行， 1取指令 2分析指令 3執(zhí)行指令4 控制程序和數(shù)據(jù)的輸入與結(jié)果輸出5對(duì)異常情況和某些請(qǐng)求的處理?？刂破鞯慕M成：程序計(jì)數(shù)器（PC）即指令地址寄存器，存放即將要執(zhí)行的下一條指令地址。有兩種途徑來形成指令地址，其一是順序

34、執(zhí)行的情況，通過程序計(jì)數(shù)器加“1”形成下一條指令地址（如存儲(chǔ)器按字節(jié)編址，而指令長度為4個(gè)字節(jié)，則加“4”）。其二是由轉(zhuǎn)移類指令形成轉(zhuǎn)移地址送往PC。指令寄存器（IR）存放當(dāng)前正在執(zhí)行的指令。 指令譯碼器或操作碼譯碼器對(duì)指令寄存器中的操作碼進(jìn)行分析解釋，產(chǎn)生相應(yīng)的控制信號(hào)。脈沖源及啟停線路、時(shí)序控制信號(hào)形成部件。2、什么是微指令？什么是微程序？指令、微程序、微指令三者的關(guān)系是什么？ 微指令：在微程序控制的計(jì)算機(jī)中，將由同時(shí)發(fā)出的控制信號(hào)所執(zhí)行的一組微操作稱為微指令，將一條指令分成若干條微指令，按次序執(zhí)行這些微指令，就可以實(shí)現(xiàn)指令的功能。組成微指令的微操作又稱微命令，即微操作的控制信號(hào)。 微程序

35、：計(jì)算機(jī)的程序由指令序列構(gòu)成，而計(jì)算機(jī)每條指令的功能均由微指令序列解釋完成，這些微指令序列的集合就叫做微程序。 微周期：執(zhí)行一條微指令所需的時(shí)間。3、簡要說明下列部件在計(jì)算機(jī)的取指周期和執(zhí)行周期中的作用。1） 程序計(jì)數(shù)器PC2） 指令寄存器IR3） 算術(shù)邏輯運(yùn)算部件ALU4） 存儲(chǔ)器數(shù)據(jù)寄存器MDR5） 存儲(chǔ)器地址寄存器MAR解：1）程序計(jì)數(shù)器PC：存放指令地址2）指令寄存器IR：存放當(dāng)前指令3）算術(shù)邏輯運(yùn)算部件ALU：進(jìn)行算邏運(yùn)算4）存儲(chǔ)器數(shù)據(jù)寄存器MDR：存放寫入到內(nèi)存或從內(nèi)存讀出的數(shù)據(jù)或指令5）存儲(chǔ)器地址寄存器MAR：存放寫入到內(nèi)存或從內(nèi)存讀出的數(shù)據(jù)或指令的地址4、簡述微程序控制的基本原

36、理。判斷題1.一個(gè)指令周期由若干個(gè)機(jī)器周期組成。T2.非訪內(nèi)指令不需從內(nèi)存中取操作數(shù)，也不需將目的操作數(shù)存放到內(nèi)存，因此這類指令的執(zhí)行不需地址寄存器參與。F（這類指令不訪存, 即不從內(nèi)存中取操作數(shù)。它一般需要兩個(gè)CPU周期, 即取指譯碼周期和執(zhí)行周期。第1個(gè)CPU周期為取指、譯碼周期CPU要完成以下三個(gè)操作：從內(nèi)存中取出指令；指令（PC）指針加1；對(duì)指令操作碼進(jìn)行譯碼并執(zhí)行該指令的操作。第2個(gè)CPU周期為執(zhí)行周期， ）3.組合邏輯控制器比微程序控制器的速度快。T4.流水線中的相關(guān)問題是指在一段程序的相鄰指令之間存在某種信賴關(guān)系，這種關(guān)系影響指令的執(zhí)行。T5.微程序控制控制方式與硬布線控制方式相

37、比, 最大的優(yōu)點(diǎn)是提高了指令的執(zhí)行速度。F6.微程序控制器中的控制存儲(chǔ)器可用PROM、EPROM或閃存實(shí)現(xiàn)。F7.指令周期是指人CPU從主存取出一條指令開始到執(zhí)行這條指令完成所需的時(shí)間。T8.控制存儲(chǔ)器是用來存放微程序的存儲(chǔ)器, 它比主存儲(chǔ)器速度快。T9.機(jī)器的主頻最快，機(jī)器的速度就最快。F(因?yàn)樗俣冗€與字長有關(guān))補(bǔ)充Ø CPU每取出并執(zhí)行一條指令，都要完成一系列的操作，這一系列操作所需的時(shí)間通常叫做一個(gè)指令周期。指令周期是取出并執(zhí)行一條指令的時(shí)間Ø 機(jī)器周期：（CPU周期）完成一個(gè)基本操作所需要的時(shí)間稱為機(jī)器周期。（CPU訪問一次內(nèi)存所需要的時(shí)間）。機(jī)器周期是指cpu主頻

38、的倒數(shù)Ø 一個(gè)CPU周期時(shí)間包含有若干個(gè)時(shí)鐘周期，也稱為振蕩周期，定義為時(shí)鐘脈沖的倒數(shù)。在一個(gè)時(shí)鐘周期內(nèi)，CPU僅完成一個(gè)最基本的動(dòng)作 。時(shí)鐘周期（通常稱為節(jié)拍脈沖或T周期）是處理操作的最基本單位Ø 時(shí)鐘周期是最小單位，機(jī)器周期需要1個(gè)或多個(gè)時(shí)鐘周期，指令周期需要1個(gè)或多個(gè)機(jī)器周期Ø 指令執(zhí)行過程：取指、計(jì)算地址、取操作數(shù)、運(yùn)算送結(jié)果。Ø 四種典型指令分析：非訪內(nèi)指令（這類指令不訪存, 即不從內(nèi)存中取操作數(shù)。它一般需要兩個(gè)CPU周期, 即取指譯碼周期和執(zhí)行周期）、直接訪內(nèi)指令（這類指令是直接訪問內(nèi)存, 即直接從內(nèi)存中取操作數(shù)。一般需要三個(gè)CPU周期）、間

39、接訪內(nèi)指令（需要四個(gè)CPU周期）、程序控制指令（這類指令的功能是改變指令執(zhí)行的順序, 其指令周期也由兩個(gè)CPU周期組成）結(jié)論：任何一條指令的第一個(gè)周期都應(yīng)該是取指周期。Ø 控制存儲(chǔ)器(CS)：用來存放微程序的存儲(chǔ)器，該存儲(chǔ)器主要存放控制命令（信號(hào)）與下一條執(zhí)行的微指令地址(簡稱為下址)。 一般計(jì)算機(jī)指令系統(tǒng)是固定的，所以實(shí)現(xiàn)指令系統(tǒng)的微程序也是固定的，于是控制存儲(chǔ)器可以用只讀存儲(chǔ)器實(shí)現(xiàn)。執(zhí)行一條指令實(shí)際上就是執(zhí)行一段存放在控制存儲(chǔ)器中的微程序。Ø 微指令分為兩部分：控制字段(產(chǎn)生控制信號(hào))，下址字段(指出下一條微指令的地址)。P186圖Ø 微指令的編譯法：直接控制

40、法、字段直接編譯法（選出互斥的微命令，并將這些微命令編成一組，成為微指令字的一個(gè)字段，用二進(jìn)制編碼來表示， 就是字段直接編譯法。）字段間接編譯法、常數(shù)源字段E.Ø 微指令的格式：水平型微指令；垂直型微指令；混合型微指令。水平型微指令是直接控制法編碼的，屬于水平行微指令。其特點(diǎn)是一條微指令中定義并執(zhí)行多個(gè)并行操作微命令。直接控制法、字段編譯法（直接、間接）用在同一條水平型微指令中。垂直型微指令是采用微操作碼編譯法，由微操作碼規(guī)定微指令的功能。其特點(diǎn)是不強(qiáng)調(diào)實(shí)現(xiàn)微指令的并行控制功能，通常一條微指令只要求能控制一二種操作。其格式和指令相似：每條微指令有一個(gè)微操作碼。Ø 水平型微指

41、令和垂直型微指令的比較（1）水平型微指令并行操作能力強(qiáng)，效率高，靈活性強(qiáng)，垂直型微指令差。（2）水平型微指令執(zhí)行一條指令時(shí)間短，垂直型微指令執(zhí)行時(shí)間長。（3）水平型微指令的微指令字長，微程序短；垂直型微指令字短，微程序長。（4）用戶難以掌握水平型微指令，垂直型微指令比較容易掌握。Ø 控制器控制信號(hào)的產(chǎn)生是采用邏輯電路，也稱組合邏輯電路控制方式。Ø 組合邏輯控制器也稱硬布線控制器。與微程序控制相比，硬布線控制的速度較快，主要取決于邏輯電路的延遲。一旦控制部件構(gòu)成后，除非重新設(shè)計(jì)和物理上對(duì)它重新布線，否則要想增加新的控制功能是不可能的。因此，近年來在某些超高速新型計(jì)算機(jī)結(jié)構(gòu)中，

42、又選用了硬布線控制器，或與微程序控制器混合使用Ø 硬布線控制與微程序控制之間最顯著的差距在于：1.實(shí)現(xiàn)硬布線控制是通過組合邏輯電路產(chǎn)生操作命令的；硬布線邏輯電路不規(guī)整，走線復(fù)雜而凌亂，一旦設(shè)計(jì)好，一般是無法修改，添加和修改指令幾乎是不可能的。微程序控制是通過執(zhí)行存放在控制存儲(chǔ)器中的微程序產(chǎn)生的。微程序放在ROM之中，線路較為規(guī)整，指令的修改和添加只要更換ROM芯片即可，便于指令的擴(kuò)充。所以，復(fù)雜指令集的計(jì)算機(jī)一般都采用微程序.性能同樣的半導(dǎo)體工藝的水平下，微程序控制的速度要比硬布線控制低。而硬布線邏輯的速度主要取決于電路的延遲，在超高速機(jī)器，對(duì)影響速度的關(guān)鍵部分，一般采用硬布線邏輯。

43、在出現(xiàn)的RISC體系結(jié)構(gòu)的計(jì)算機(jī)中，一般選用硬布線控制邏輯。Ø 控制器的控制方式：同步控制方式；異步控制方式；聯(lián)合控制方式； 人工控制Ø 產(chǎn)生后繼微指令地址的方法：以增量方式產(chǎn)生后繼微地址、增量與下址字段結(jié)合產(chǎn)生后繼微地址 、多路轉(zhuǎn)移方式、微中斷方式。 第八章 第九章一判斷題1計(jì)算機(jī)的主存是由RAM和ROM兩種半導(dǎo)體存儲(chǔ)器組成的。 答：正確。2CPU可以直接訪問主存，而不能直接訪問輔存。 答：正確。3外（輔）存比主存的存儲(chǔ)容量大、存取速度快。 答：錯(cuò)誤。4動(dòng)態(tài)RAM和靜態(tài)RAM都是易失性半導(dǎo)體存儲(chǔ)器。 答：正確。5Cache的功能全部由硬件實(shí)現(xiàn)。 答：正確。6引入虛擬存儲(chǔ)器

44、的目的是為了加快輔存的存取速度。 答：錯(cuò)誤。7多體交叉存儲(chǔ)器主要是為了解決擴(kuò)充容量的問題。 答：錯(cuò)誤。多體交叉存儲(chǔ)器主要是為了提高存取速度，增加帶寬。8Cache和虛擬存儲(chǔ)器的存儲(chǔ)管理策略都利用了程序的局部性原理。 答：正確。 9多級(jí)存儲(chǔ)體系由Cache、主存和輔存構(gòu)成。 答：正確。10在虛擬存儲(chǔ)器中，當(dāng)程序正在執(zhí)行時(shí)，由編譯器完成地址映射。答：錯(cuò)誤（由操作系統(tǒng)完成）。選擇：1、計(jì)算機(jī)系統(tǒng)采用層次化存儲(chǔ)結(jié)構(gòu)是為了（D ）A）便于保存大量數(shù)據(jù)     B) 減小主機(jī)箱體積C）便于讀寫操作         D）解決容量、速度、價(jià)格之間的矛

45、盾2、 為解決CPU與主存的速度匹配，可采用（B ）A）輔存     B) Cache     C）控存     D）閃存3、Cache與主存之間的信息交換是通過（ B）A）軟件實(shí)現(xiàn)的   B) 硬件實(shí)現(xiàn)的 C）軟件硬件結(jié)合實(shí)現(xiàn)的   D）用戶調(diào)度實(shí)現(xiàn)的4、虛擬存儲(chǔ)是為了解決（ A）A）主存容量不足采用的技術(shù)   B) 輔存容量不足采用的技術(shù)C）控存容量不足采用的技術(shù)   D）Cache容量不足采用的技術(shù)5.下面關(guān)于Cache的敘述，錯(cuò)誤的是( D) A.高速緩沖存儲(chǔ)器簡稱Cache B.Cac

46、he處于主存與CPU之間 C.程序訪問的局部性為Cache的引入提供了理論依據(jù) D.Cache的速度遠(yuǎn)比CPU的速度慢7.存儲(chǔ)器如果按存取方式分類的話,可分為( D)A.CPU控制的存儲(chǔ)器和外部設(shè)備控制的存儲(chǔ)器兩類B.只讀存儲(chǔ)器和只寫存儲(chǔ)器兩類C.直接存取存儲(chǔ)器和間接存取存儲(chǔ)器兩類D.隨機(jī)存取存儲(chǔ)器,只讀存儲(chǔ)器,順序存取存儲(chǔ)器和直接存取存儲(chǔ)器8二級(jí)存儲(chǔ)體系是由如下存儲(chǔ)器有機(jī)地組成一個(gè)整體( C)。A、Cache與寄存器組 B、Cache與輔存C、主存與輔存 D、高速緩沖存儲(chǔ)器與外存9、計(jì)算機(jī)的外圍設(shè)備是指（D）A 輸入輸出設(shè)備          

47、; B 外存儲(chǔ)器C 遠(yuǎn)程通信設(shè)備           D CPU和內(nèi)存以外的其它設(shè)備10、下列不是輸入設(shè)備的是（D ）A）掃描儀     B) 觸摸屏   C）攝像機(jī)   D）CRT11、CRT顯示器顯示圖型圖像的原理是圖型圖像（A）A）由點(diǎn)陣組成   B) 由線條組成   C）由色塊組成   D）由方格組成12、32位真彩色顯示器可顯示的顏色種數(shù)為（ ）A）32種     B) 4K種   C）4M種   D）4G種13、根據(jù)傳送信息

48、的種類不同，系統(tǒng)總線可分為（）A 地址總線、數(shù)據(jù)總線、控制總線B 單總線、多總線C 內(nèi)部總線、外部總線             D PCI、ISA、EISA、VESA2下列存儲(chǔ)器中，速度最慢的是 C 。A半導(dǎo)體存儲(chǔ)器 B光盤存儲(chǔ)器 C磁帶存儲(chǔ)器 D硬盤存儲(chǔ)器4下列部件（設(shè)備）中，存取速度最快的是 B 。A光盤存儲(chǔ)器 BCPU的寄存器 C軟盤存儲(chǔ)器 D硬盤存儲(chǔ)器5在主存和CPU之間增加Cache的目的是 C 。A擴(kuò)大主存的容量B增加CPU中通用寄存器的數(shù)量C解決CPU和主存之間的速度匹配D代替CPU中的寄存器工作6計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)

49、存儲(chǔ)體系的目的是 D 。A便于讀寫數(shù)據(jù) B減小機(jī)箱的體積C便于系統(tǒng)升級(jí) D解決存儲(chǔ)容量、價(jià)格與存取速度間的矛盾7相聯(lián)存儲(chǔ)器是按 C 進(jìn)行尋址的存儲(chǔ)器。A地址指定方式 B堆棧存取方式C內(nèi)容指定方式 D地址指定與堆棧存取方式結(jié)合8某SRAM芯片，其容量為1K×8位，加上電源端和接地端后，該芯片的引出線的最少數(shù)目應(yīng)為 D 。A23 B25 C50 D20。9常用的虛擬存儲(chǔ)器由 A 兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存儲(chǔ)器。A主存輔存 B快存主存 C快存輔存 D通用寄存器主存10在Cache的地址映射中，若主存中的任意一塊均可映射到Cache內(nèi)的任意一快的位置上，則這種方法稱為 A 。

50、A全相聯(lián)映射 B直接映射 C組相聯(lián)映射 D混合映射二、填空題1、多級(jí)層次存儲(chǔ)結(jié)構(gòu)的存儲(chǔ)器件有：主存儲(chǔ)器、緩沖存儲(chǔ)器、輔助存儲(chǔ)器。2、Cache介于CPU之間，其速度比主存快 、容量比主存小。其作用是大大提高CPU的對(duì)存儲(chǔ)器的存取速度。3、常見的主存到Cache的地址映像方式有：  直接映像     、 全相聯(lián)映像      、 組相聯(lián)映像      三種。4、硬盤的存儲(chǔ)容量常用GB表示，1GB=210MB。5使用Cache的目的是 彌補(bǔ)速度不足 ，存儲(chǔ)管理由 硬件 實(shí)現(xiàn)。6、打印機(jī)按印字原理可分為（擊打式

51、 ）和（非擊打式）兩大類。按工作方式可分為（  串行       ）和（  行式       ）打印機(jī)。在主存到Cache的直接映像方式中，一個(gè)主存塊可以映像到Cache中的唯一一個(gè)個(gè)指定塊，這種方法的特點(diǎn)是地址變換速度快，但容易產(chǎn)生塊沖突.1對(duì)存儲(chǔ)器的要求是 、 、 ，為解決這三者的矛盾，計(jì)算機(jī)、采用 體系結(jié)構(gòu)。答：速度快、容量大、成本低，分級(jí)存儲(chǔ)體系。2CPU能直接訪問 和 ，但不能訪問 和 。答：主存、CACHE、外存、I/O設(shè)備。3Cache的映射方式有 、 和 三種

52、。其中 方式，適度地兼顧了前兩者的優(yōu)點(diǎn)又盡量避免其缺點(diǎn)，比較理想。答：直接映象、全相聯(lián)映象、組相聯(lián)映象，組相聯(lián)映象。4廣泛使用的 和 都是半導(dǎo)體 存儲(chǔ)器。前者的速度比后者快， 不如后者高。它們的共同缺點(diǎn)是斷電后 保存信息。 答：依次為SRAM、DRAM、隨機(jī)讀寫、集成度、不能。5閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性以及 能力，為現(xiàn)有的 體系結(jié)構(gòu)帶來巨大變化，因此作為 用于便攜式電腦中。答：瞬時(shí)啟動(dòng)、存儲(chǔ)器、固態(tài)盤。6相聯(lián)存儲(chǔ)器不按地址而是按 訪問的存儲(chǔ)器，在Cache中用來存放 ，在虛擬存儲(chǔ)器中用來存放 。答：內(nèi)容，行地址表，段表、頁表和快表。7虛擬存儲(chǔ)器指的是 層次，它給用戶提供了一個(gè)比

53、實(shí)際 空間大得多的 。答：主-輔存，主存，虛擬地址。8磁盤的地址格式由 、 、 、 四部分組成。答：臺(tái)號(hào)、柱面號(hào)（磁道號(hào)）、盤面號(hào)（磁頭號(hào)）、扇區(qū)號(hào)。9溫徹斯特硬盤的特點(diǎn)是 、 和 。答：固定盤片、活動(dòng)磁頭和密封結(jié)構(gòu)。10一個(gè)完整的磁盤存儲(chǔ)器由三部分組成，其中 又稱磁盤機(jī)或磁盤子系統(tǒng)，是獨(dú)立于主機(jī)的一個(gè)完整的設(shè)備， 是磁盤機(jī)與主機(jī)的接口部件， 用于保存信息。答：驅(qū)動(dòng)器、控制器、盤片。三、簡答題 1、 （不算CPU中的寄存器級(jí)）存儲(chǔ)系統(tǒng)一般由哪三級(jí)組成？請(qǐng)分別簡述各層存儲(chǔ)器的作用（存放什么內(nèi)容）及對(duì)速度、容量的要求。2、 主存輔存結(jié)構(gòu)與主存結(jié)構(gòu)有什么區(qū)別。3、簡述常用的輸入設(shè)備（至少三種）和輸出

54、設(shè)備（至少兩種）有哪些？4、在Cache和主存層次存儲(chǔ)系統(tǒng)中，什么是地址映像？有幾種基本地址映像方式？四、綜合1、某機(jī)采用頁式虛擬存儲(chǔ)器，頁面長度為64字，頁表內(nèi)容如下表所示，求下列虛擬地址對(duì)應(yīng)的物理地址：（1）00001111002（2）00010011102（3）01010101012 虛頁號(hào)實(shí)頁號(hào)裝入位00000110001111001000011101010000101010頁表解：頁面長度為64字，所以頁內(nèi)地址為6位。根據(jù)頁表可知虛頁號(hào) 4位，實(shí)頁號(hào)2位，所以虛擬地址為10位，物理地址為8位。（1）虛頁號(hào)為0000，查表得物理頁號(hào)01，故物理地址為01 111100。（2）虛頁號(hào)為0

55、001，查表得物理頁號(hào)11，故物理地址為11 001110。（3）虛頁號(hào)為0101，查表知尚未裝入，此時(shí)應(yīng)選擇虛頁號(hào)0000、0001、0011、0100中的一頁從頁表中調(diào)出，而將相應(yīng)得實(shí)頁號(hào)01、11、10、或00分配給虛頁號(hào) 0101。在調(diào)出時(shí)，如果該頁內(nèi)容修改過，則應(yīng)先將該頁內(nèi)容寫回輔存。2、頁式存儲(chǔ)器的邏輯地址由頁號(hào)和頁內(nèi)地址兩部分組成，若頁面大小為4KB，地址轉(zhuǎn)換過程如圖所示，圖中邏輯地址8644用十進(jìn)制表示，經(jīng)頁表轉(zhuǎn)換后，該邏輯地址的物理地址（十進(jìn)制）是多少？提示：把邏輯地址轉(zhuǎn)換成二進(jìn)制來做。8644頁號(hào)012物理塊號(hào)238A邏輯地址物理地址解：第一步:已知頁面大小為4KB，可算出

56、頁內(nèi)地址為12位（2124096）第二步:把邏輯地址8644轉(zhuǎn)換成二進(jìn)制地址10000111000100，其中高2位為頁面號(hào)。第三步:查頁表，2號(hào)頁面的物理塊號(hào)為8，由于邏輯地址和物理地址的頁內(nèi)地址部分是相同的，即可把頁號(hào)與頁內(nèi)地址拼接，得到物理地址為100000011100100。第四步:把100000011100100轉(zhuǎn)換成十進(jìn)制數(shù)為33220。 3、某計(jì)算機(jī)系統(tǒng)的內(nèi)存由Cache和主存構(gòu)成，Cache的存取周期為45ns，主存的存取周期為200ns。已知在一段給定的時(shí)間內(nèi)，CPU共訪問內(nèi)存4500次，其中340次訪問主存，求：（1）Cache的命中率是多少？（2）CPU訪問內(nèi)存的平均訪問時(shí)間是多少？解： 命中率H（4500340）/ 45000.92。 CPU訪存平均時(shí)間TA 0.92×45(10.92)×(200+45)61ns補(bǔ)充Ø 存儲(chǔ)器的分類按在計(jì)算機(jī)中的作用分：主存儲(chǔ)器：和CPU直接交換信息。速度快、容量小、每位的價(jià)格高。（包括隨機(jī)存儲(chǔ)器（RAM）、只讀存儲(chǔ)器（ROM）輔助存儲(chǔ)器：主存的后援存儲(chǔ)器。速度慢、容量大、每位價(jià)格低。（磁盤、磁帶、光盤）緩沖存儲(chǔ)器：用于兩個(gè)速度不同的部件之間，起到緩沖的作用。 存儲(chǔ)系統(tǒng)的定義：兩個(gè)或兩個(gè)以上速度、容量和價(jià)格各不相同的存儲(chǔ)器用硬件、