數(shù)字邏輯實驗教案

1、攀 枝 花 學 院教 案教 務 處 制教 學 日 歷序次周次日期節(jié)次教 學 內(nèi) 容 摘 要累計學時作業(yè)或課后學習安排1102008.5.756TTL集成與非門參數(shù)測試22102008.5.912TTL集成與非門參數(shù)測試23102008.5.934TTL集成與非門參數(shù)測試24112008.5.1456組合邏輯電路實驗25112008.5.1612組合邏輯電路實驗26112008.5.1634組合邏輯電路實驗27122008.5.2156集成觸發(fā)器及其應用28122007.5.2312集成觸發(fā)器及其應用29122007.5.2334集成觸發(fā)器及其應用2課 程 教 學 實 施 計 劃授課教師輔導教師

2、（助教）實踐教學指導教師羅云松實踐教學地點13A-3學 時 安 排總 學 時理論學時多媒體教學學時習題課學時實踐學時其它6使 用教 材名 稱編（著）者出 版 社出版時間及版次獲獎情況數(shù)電實驗指導書電工電子實驗中心自編教學參考書目電子技術基礎（數(shù)電部分）康華光高等教育出版社四版數(shù)字電子技術基礎浙江天煌課程性質實驗課教學任務完成TTL集成與非門參數(shù)測試、組合邏輯電路實驗、集成觸發(fā)器及其應用、3個實驗項目的實驗教學。教學要求 讓學生達到對TTL集成與非門、組合邏輯電路、譯碼器、集成觸發(fā)器、集成計數(shù)器、集成555時基電路的了解掌握并學會對它們的綜合應用，通過自身的體驗加強對理論知識的理解，培養(yǎng)并增強學

3、生對數(shù)字邏輯這門課程的學習興趣，同時使得他們的實踐動手能力得到一定地鍛煉！考核方式考查成績計算方法根據(jù)每次實驗的態(tài)度、表現(xiàn)及實驗報告得出成績 第 2 頁第 1 章 教 學 實 施 計 劃課題 TTL集成與非門參數(shù)測試學時安排2授課時間 19：0021：00教學目的、要求（分了解、理解、掌握 三個層次）：1、了解TTL集成與非門外形和引腳排列。 2、理解TTL集成與非門的邏輯功能并掌握主要參數(shù)的測試方法 3、掌握TTL器件的使用規(guī)則 4、熟悉數(shù)字電路實驗裝置的結構，基本功能和使用方法。教學內(nèi)容（并注明屬“三基”或一般綜合或綜合的內(nèi)容，教學的重點、難點）： TTL集成與非門參數(shù)測試屬于數(shù)字邏輯電路

4、的基礎知識之一。重點：通過實驗，理解TTL集成與非門的邏輯功能難點：掌握TTL集成與非門主要參數(shù)的測試方法，并判斷測試數(shù)據(jù)是否正確，若不正確分析其可能存在的各種原因。討論/思考題、作業(yè)：若是四輸入與非門74LS20，對應的測試結果怎么樣？本章參考書目（包括參考書、文獻資料等）：電子技 1、電子技術基礎（數(shù)電部分） 康華光 高等教育出版社 四版數(shù)字電 2、數(shù)字電子技術基礎浙江天煌 第 3 頁第 章 教 學 總 結寫出關于本章授課情況的一些總結（包括學生的出勤情況、學生作業(yè)情況、學生掌握知識情況、教學方法的總結等內(nèi)容）： 第 4 頁 課 堂 教 學 實 施 方 案 授 課 時 間：2007、4、2

5、3；2007、4、27第 1 次課教學過程設計：組織教學： 90 分鐘；復習舊課 分鐘；講授新課 分鐘；討論/答疑/小結 分鐘；授課類型（請打）：理論課 討論課 實驗課 習題課 課教學方式（請打）：講授 討論 示教 指導 教學手段（請打）：多媒體 模型 實物 掛圖 音像 課 題：TTL集成與非門參數(shù)測試教 學 內(nèi) 容：一、實驗原理本實驗采用四輸入雙與非門74LS00，其符號及引腳排列如圖11 (a)、(b)所示。 (a) (b) 圖11 74LS00邏輯符號及引腳排列 1、與非門的邏輯功能與非門的邏輯功能是：當輸入端中有一個或一個以上是低電平時，輸出端為高電平；只有當輸入端全部為高電平時，輸出

6、端才是低電平（即有“0”得“1”，全“1”得“0”。）其邏輯表達式為 Y 2、TTL與非門的主要參數(shù) (1)低電平輸出電源電流ICCL和高電平輸出電源電流ICCH 與非門處于不同的工作狀態(tài)，電源提供的電流是不同的。ICCL是指所有輸入端懸空，輸出端空載時，電源提供器件的電流。ICCH是指輸出端空截，每個門各有一個以上的輸入端接地，其余輸入端懸空，電源提供給器件的電流。通常ICCLICCH，它們的大小標志著器件靜態(tài)功耗的大小。 器件的最大功耗為PCCLVCCICCL。手冊中提供的電源電流和功耗值是指整個器件總的電源電流和總的功耗。ICCL和ICCH測試電路如圖12(a)、(b)所示。 第 5 頁

7、 注意：TTL電路對電源電壓要求較嚴，電源電壓VCC只允許在5V±10的范圍內(nèi)工作，超過5.5V將損壞器件；低于4.5V器件的邏輯功能將不正常。 (a) (b) (c) (d) 圖12 TTL與非門靜態(tài)參數(shù)測試電路圖 (2)低電平輸入電流IiL和高電平輸入電流IiH。IiL是指被測輸入端接地，其余輸入端懸空，輸出端空載時，由被測輸入端流出的電流值。在多級門電路中，IiL相當于前級門輸出低電平時，后級向前級門灌入的電流，因此它關系到前級門的灌電流負載能力，即直接影響前級門電路帶負載的個數(shù)，因此希望IiL小些。IiH是指被測輸入端接高電平，其余輸入端接地，輸出端空載時，流入被測輸入端的電

8、流值。在多級門電路中，它相當于前級門輸出高電平時，前級門的拉電流負載，其大小關系到前級門的拉電流負載能力，希望IiH小些。由于IiH較小，難以測量，一般免于測試。 IiL與IiH的測試電路如圖12(c)、(d)所示。 (3)扇出系數(shù)NO扇出系數(shù)NO是指門電路能驅動同類門的個數(shù)，它是衡量門電路負載能力的一個參數(shù)，TTL與非門有兩種不同性質的負載，即灌電流負載和拉電流負載，因此有兩種扇出系數(shù)，即低電平扇出系數(shù)NOL和高電平扇出系數(shù)NOH。通常IiHIiL，則NOHNOL，故常以NOL作為門的扇出系數(shù)。NOL的測試電路如圖13所示，門的輸入端全部懸空，輸出端接灌電流負載RL，調(diào)節(jié)RL使IOL增大，V

9、OL隨之增高，當VOL達到VOLm（手冊中規(guī)定低電平規(guī)范值0.4V） 第 6 頁 時的IOL就是允許灌入的最大負載電流，則 通常NOL8 (4)電壓傳輸特性門的輸出電壓vO隨輸入電壓vi而變化的曲線vof(vi) 稱為門的電壓傳輸特性，通過它可讀得門電路的一些重要參數(shù)，如輸出高電平 VOH、輸出低電平VOL、關門電平VOff、開門電平VON、閾值電平VT 及抗干擾容限VNL、VNH等值。測試電路如圖14所示，采用逐點測試法，即調(diào)節(jié)RW，逐點測得Vi及VO，然后繪成曲線,如圖15。電壓傳輸特性可分為四個區(qū)域：（1）截止區(qū)，如圖15中AB段；（2）線性區(qū)，如圖15中曲線1的BC段；（3）轉折區(qū)如圖

10、15中CD段；（4）飽和區(qū)如圖15中DE段。有源泄放電路與非門無線性區(qū)（BC段），如圖中15曲線2所示。 圖13 扇出系數(shù)試測電路 圖14 傳輸特性測試電路 圖15 第 7 頁 (5)平均傳輸延遲時間tpdtpd是衡量門電路開關速度的參數(shù)，它是指輸出波形邊沿的0.5Vm至輸入波形對應邊沿0.5Vm點的時間間隔，如圖16所示。 (a) 傳輸延遲特性 (b) tpd的測試電路圖16圖16(a)中的tpdL為導通延遲時間，tpdH為截止延遲時間，平均傳輸延遲時間為 tpd的測試電路如圖16(b)所示，由于TTL門電路的延遲時間較小，直接測量時對信號發(fā)生器和示波器的性能要求較高，故實驗采用測量由奇數(shù)個

11、與非門組成的環(huán)形振蕩器的振蕩周期T來求得。 其工作原理是：假設電路在接通電源后某一瞬間，電路中的A點為邏輯“1”，經(jīng)過三級門的延遲后，使A點由原來的邏輯“1”變?yōu)檫壿嫛?”；再經(jīng)過三級門的延遲后，A點電平又重新回到邏輯“1”。電路中其它各點電平也跟隨變化。說明使A點發(fā)生一個周期的振蕩，必須經(jīng)過6 級門的延遲時間。因此平均傳輸延遲時間為TTL電路的tpd一般在10nS40nS之間。二、實驗設備與器件 1、TX0833 19 電源板2、TX0833 09 與非門實驗板3、TX0833 01電子學綜合實驗板4、TX0833 07電平輸出實驗板5、TX0631 19 直流電流表 第 8 頁6、雙蹤示波

12、器7、數(shù)字萬用表三、實驗內(nèi)容與步驟1、驗證TTL與非門的邏輯功能 與非門的兩個輸入端接邏輯電平開關，以提供高低電平信號，開關向上，輸出邏輯“1”，向下為邏輯“0”。與非門輸出端接01指示器，LED燈亮時為邏輯“1”，暗時為邏輯“0”。按真值表逐個扳動電平開關，進行檢測就可判斷其邏輯功能是否正常，填入下表中：輸入A0011B0101輸出Y2、74LS00主要參數(shù)的測試A.按圖12、13、16（b）分別接線并進行測試，將測試結果記入下表中。測量下列各直流參數(shù)（1）測低電平輸出時電源電流ICCL；（2）測高電平輸出時電源電流ICCH（3）測低電平輸入電流IiL（4）測高電平輸入電流IiH（5）測扇出

13、系數(shù)N0（6）平均傳輸延遲時間tpdICCL(mA)ICCH(mA)IiL(mA)IiH (mA)tpd = T/6(ns)B. 電壓傳輸特性按圖14接線，調(diào)節(jié)電位器RW，使vi從OV向高電平變化，逐點測量vi和vO的對應值，記入表中。Vi(V)00.20.40.60.81.01.52.02.53.03.54.0VO(V)四、實驗報告1、記錄、整理實驗結果，并對結果進行分析。 第 9 頁2、畫出實測的電壓傳輸特性曲線，并從中讀出各有關參數(shù)值。3、實驗報告要求書寫工整，電路圖一律要求用鉛筆、直尺畫。五、集成電路芯片簡介數(shù)字電路實驗中所用到的集成芯片都是雙列直插式的，其引腳排列規(guī)則如圖11所示。識

14、別方法是：正對集成電路型號（如74LS00）或看標記（左邊的缺口或小圓點標記），從左下角開始按逆時針方向以1，2，3，依次排列到最后一腳（在左上角）。在標準形TTL集成電路中，電源端VCC一般排在左上端，接地端GND一般排在右下端。如74LS00為14腳芯片，14腳為VCC，7腳為GND。若集成芯片引腳上的功能標號為NC，則表示該引腳為空腳，與內(nèi)部電路不連接。六、TTL集成電路使用規(guī)則1、接插集成塊時，要認清定位標記，不得插反。2、電源電壓使用范圍為4.5V5.5V之間，實驗中要求使用Vcc5V。電源極性絕對不允許接錯。3、閑置輸入端處理方法 (1) 懸空，相當于正邏輯“1”，對于一般小規(guī)模集

15、成電路的數(shù)據(jù)輸入端，實驗時允許懸空處理。但易受外界干擾，導致電路的邏輯功能不正常。因此，對于接有長線的輸入端，中規(guī)模以上的集成電路和使用集成電路較多的復雜電路，所有控制輸入端必須按邏輯要求接入電路，不允許懸空。 (2) 直接接電源電壓VCC（也可以串入一只110K的固定電阻）或接至某一固定電壓(2.4V4.5V)的電源上， 或與輸入端為接地的多余與非門的輸出端相接。 (3) 若前級驅動能力允許，可以與使用的輸入端并聯(lián)。4、輸入端通過電阻接地，電阻值的大小將直接影響電路所處的狀態(tài)。當R680時，輸入端相當于邏輯“0”；當R4.7 K時，輸入端相當于邏輯“1”。對于不同系列的器件，要求的阻值不同。

16、5、輸出端不允許并聯(lián)使用（集電極開路門(OC)和三態(tài)輸出門電路(3S)除外）。否則不僅會使電路邏輯功能混亂，并會導致器件損壞。 6、輸出端不允許直接接地或直接接5V電源，否則將損壞器件，有時為了使后級電路獲得較高的輸出電平，允許輸出端通過電阻R接至Vcc，一般取R35.1 K。第 2 章 教 學 實 施 計 劃課題 組合邏輯電路實驗學時安排2授課時間 19：0021：00教學目的、要求（分了解、理解、掌握 三個層次）：1、理解異或門、與或門的邏輯功能。2、掌握組合邏輯電路的分析方法與測試方法。3、了解組合邏輯電路的競爭冒險現(xiàn)象及其消除方法。教學內(nèi)容（并注明屬“三基”或一般綜合或綜合的內(nèi)容，教學

17、的重點、難點）： TTL集成與非門參數(shù)測試屬于數(shù)字邏輯電路的基礎知識之一。重點：通過實驗，理解TTL集成與非門的邏輯功能難點：掌握TTL集成與非門主要參數(shù)的測試方法，并判斷測試數(shù)據(jù)是否正確，若不正確分析其可能存在的各種原因。討論/思考題、作業(yè)：列出消除冒險現(xiàn)象的方法，并用實驗驗證，觀察其實驗結果。本章參考書目（包括參考書、文獻資料等）：電子技 1、電子技術基礎（數(shù)電部分） 康華光 高等教育出版社 四版數(shù)字電 2、數(shù)電子技術基礎浙江天煌 第 3 頁第 章 教 學 總 結寫出關于本章授課情況的一些總結（包括學生的出勤情況、學生作業(yè)情況、學生掌握知識情況、教學方法的總結等內(nèi)容）： 第 4 頁第 2

18、次課教學過程設計：組織教學： 90 分鐘；復習舊課 分鐘；講授新課 分鐘；討論/答疑/小結 分鐘；授課類型（請打）：理論課 討論課 實驗課 習題課 課教學方式（請打）：講授 討論 示教 指導 教學手段（請打）：多媒體 模型 實物 掛圖 音像 課 題： 組合邏輯電路實驗教 學 內(nèi) 容：一、實驗原理1、基本概念 半加器：指只考慮兩個加數(shù)本身，而沒有考慮相鄰低位來的進位。 全加器：不但要考慮本位相加，還要考慮相鄰低位的進位信號。2、半加器的邏輯表達式 其中：S表示和數(shù) C表示進位數(shù)。 變換成與非形式： （1） 用與門構成的半加器電路如圖21 圖21 第 11 頁 （2） 用異或門和與非門構成的半加器

19、的電路如圖2-2所示圖2-23全加器 （1） 用與非門構成的全加器的電路如圖23所示（2） 用異或門和與或門構成的全加器，如圖24所示 圖2-4 異或門和與或門構成的全加器根據(jù)全加器的邏輯表達公式： 由此可知，一位全加器可以用兩個半加器和兩個與門一個或門組成。 第 頁4 觀察冒險現(xiàn)象圖2-5按圖2-5接線。當B=1時，C=1時，A輸入矩形波（f>1MHZ）。用示波器觀察Z輸入波形，若出現(xiàn)冒險，試用添加校正項方法消除之。冒險現(xiàn)象的消除方法：（1） 發(fā)現(xiàn)并消掉互補變量（2） 增加乘積項（3） 輸出端并聯(lián)電容器（其容量一般為：420pF之間）二、實驗設備與器件1. TX0833 19電源板（+

20、5V）2. TX0531 29多功能信號發(fā)生器3. TX0833 07與或非、與或電平輸出實驗板4. TX0833 09與-與非門實驗板（74LS00）5. TX0833 10異或-異或非實驗板（74LS86）三、驗內(nèi)容與步驟1用與非門構成半加器（1）寫出圖21的邏輯表達式：Z1Z2=Z3=S=C=（2）根據(jù)表達式列出真值表，填入表2-1中，并畫出卡諾圖看其能否簡化。表2-1ABZ1Z2Z3SC00011011 （3）據(jù)圖21接線，A、B接電平輸出實驗板，S、C接至邏輯電平顯示輸入，按表2-2要求進行邏輯狀態(tài)的測試，將測試結果記入表2-2中，并與表2-1進行比較，看看兩者是否一致。 表22AB

21、SC00000110101011012按圖2-2連接，用異或門和與非門構成的半加器，A、B接邏輯電平開關，S、C接邏輯電平顯示輸入。分析、測試的方法同1（1）（3）項，將測試結果記入自擬表中，并驗證邏輯功能。3與非門構成全加器如圖23，按表23寫出真值表。表2-3AiBiCi-1SX1X2X3SiCi000010100110001011101111 根據(jù)上面的真值表畫出函數(shù)Si，Ci的卡諾圖按圖2-3接線，用，Ai、Bi、Ci接邏輯電平開關，Si、Ci接邏輯電平顯示輸入，按下表要求進行狀態(tài)測試，將測試結果記入表6-4中，并與表2-3進行比較，看看兩者是否一致。 表2-4AiBiCi-1SiCi

22、00000001100101001101100101010111001111114用異或門和與或門構成全加器如圖2-4。Ai、Bi、Ci接邏輯電平開關，Si、Ci接邏輯電平顯示輸入，也接表24進行邏輯狀態(tài)的測試。5用兩個半加器、兩個與門和一個或門構成一個全加器。按表24填寫測試數(shù)據(jù)。6冒險現(xiàn)象是由于從輸入到輸出的過程中，不同通路上門的級數(shù)不同，或門電路平均延遲時間的差異，使信號從輸入經(jīng)不同通路傳到輸出級的時間不同，故可能產(chǎn)生錯誤輸出，稱冒險現(xiàn)象。 當B、C均為1時，可能產(chǎn)生“0”形冒險。此時，加蘊含項BC，當B、C為1時，,不會出現(xiàn)“0”形冒險，故清除了冒險現(xiàn)象。圖2-6 冒險現(xiàn)象波形 第 頁

23、四、實驗報告1、記錄、整理實驗結果，并對結果進行分析。2、實驗報告要求書寫工整，電路圖一律要求用鉛筆、直尺畫。3、根據(jù)所做的實驗內(nèi)容書寫實驗報告（根據(jù)不同專業(yè)，本次實驗內(nèi)容略有不同） 第 頁第 3 章 教 學 實 施 計 劃課題 觸發(fā)器及其應用學時安排2授課時間 19：0021：00教學目的、要求（分了解、理解、掌握 三個層次）：1、掌握基本RS、JK、D和T觸發(fā)器的邏輯功能 2、掌握集成觸發(fā)器的邏輯功能及使用方法 3、熟悉觸發(fā)器之間相互轉換的方法教學內(nèi)容（并注明屬“三基”或一般綜合或綜合的內(nèi)容，教學的重點、難點）： 集成觸發(fā)器屬于數(shù)字邏輯電路的基礎知識之一。重點：通過實驗，掌握基本RS、JK

24、、D和T觸發(fā)器的邏輯功能難點：觸發(fā)器之間相互轉換的方法。討論/思考題、作業(yè)：設計出乒乓球練習電路，電路功能要求：模擬二名運動員在練，乒乓球能往返運球時轉。提示：采用雙D觸發(fā)器74LS74設計實驗線路，兩個CP端觸發(fā)脈沖分別由兩名運動員操作，兩觸發(fā)器的輸出狀態(tài)用邏輯電平顯示器顯示。本章參考書目（包括參考書、文獻資料等）：電子技 1、電子技術基礎（數(shù)電部分） 康華光 高等教育出版社 四版數(shù)字電 2、數(shù)字電子技術基礎浙江天煌 第 3 頁第 章 教 學 總 結寫出關于本章授課情況的一些總結（包括學生的出勤情況、學生作業(yè)情況、學生掌握知識情況、教學方法的總結等內(nèi)容）： 第 4 頁 課 堂 教 學 實 施

25、 方 案 授 課 時 間：2007、4、23；2007、4、27第 1 次課教學過程設計：組織教學： 90 分鐘；復習舊課 分鐘；講授新課 分鐘；討論/答疑/小結 分鐘；授課類型（請打）：理論課 討論課 實驗課 習題課 課教學方式（請打）：講授 討論 示教 指導 教學手段（請打）：多媒體 模型 實物 掛圖 音像 課 題：觸發(fā)器及其應用教 學 內(nèi) 容：一、實驗原理觸發(fā)器具有兩個穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號作用下，可以從一個穩(wěn)定狀態(tài)翻轉到另一個穩(wěn)定狀態(tài)，它是一個具有記憶功能的二進制信息存貯器件，是構成各種時序電路的最基本邏輯單元。1、基本RS觸發(fā)器圖41為由兩個與非門

26、交叉耦合構成的基本RS觸發(fā)器，它是無時鐘控制低電平直接觸發(fā)的觸發(fā)器。基本RS觸發(fā)器具有置“0”、置“1”和“保持”三種功能。通常稱為置“1”端，因為0（1）時觸發(fā)器被置“1”；為置“0”端，因為0（1）時觸發(fā)器被置“0”，當1時狀態(tài)保持；0時，觸發(fā)器狀態(tài)不定，應避免此種情況發(fā)生，表41為基本RS觸發(fā)器的功能表?；綬S觸發(fā)器。也可以用兩個“或非門”組成，此時為高電平觸發(fā)有效。 輸 入輸 出Qn+1n+10110100111Qnn00 表 41 第 5 頁2、JK觸發(fā)器 在輸入信號為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強的一種觸發(fā)器。本實驗采用74LS73雙JK觸發(fā)器，是下降邊

27、沿觸發(fā)的邊沿觸發(fā)器。 JK觸發(fā)器的狀態(tài)方程為Qn+1 JnQn J和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個或兩個以上輸入端時，組成“與”的關系。Q與 為兩個互補輸出端。通常把 Q0、1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q1，0定為“1”狀態(tài)。下降沿觸發(fā)JK觸發(fā)器的功能如表42 表42輸 入輸 出DDCPJKQn+1n+101×××1010×××0100×××1110 00Qnn1110 10101110 01011110 11nQn1110 ××Qnn注：× 任

28、意態(tài) 高到低電平跳變 低到高電平跳變Qn（n ） 現(xiàn)態(tài) Qn+1（n+1 ） 次態(tài) 不定態(tài) JK觸發(fā)器常被用作緩沖存儲器，移位寄存器和計數(shù)器。 第 頁3、D觸發(fā)器 在輸入信號為單端的情況下，D觸發(fā)器用起來最為方便，其狀態(tài)方程為Qn+1Dn，其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時鐘到來前D端的狀態(tài)，D觸發(fā)器的應用很廣，可用作數(shù)字信號的寄存，移位寄存，分頻和波形發(fā)生等。有很多種型號可供各種用途的需要而選用。如雙D 74LS74、四D 74LS175、六D 74LS174等。圖43 為雙D 74LS74的引腳排列及邏輯符號。功能如表43。輸 入輸 出DDCPDQn1n101××1010××0100××111101100111×Qnn圖43 74LS74引腳排列及邏輯符號 表43 第 頁4、觸發(fā)器之間的相互轉換在集成觸發(fā)器的產(chǎn)品中，每一種觸發(fā)器都有自己固定的邏輯功能。但可以利用轉換的方法獲得具有其它功能的觸發(fā)器。例如將JK觸發(fā)器的J、k兩端連在一起，并認它為T端，就得到所需的T觸發(fā)器。如圖44(a)所示，其狀態(tài)方程為： Qn+1 Tn Qn (a) T觸發(fā)器 (b) T'觸發(fā)器圖44 JK觸發(fā)器轉換為T、T'觸發(fā)器T觸發(fā)器的功能如表44。表44輸