微機(jī)原理與接口技術(shù)第六章

1、微機(jī)原理及接口技術(shù) 第六章第六章存儲(chǔ)器及其接口方法存儲(chǔ)器及其接口方法z 存儲(chǔ)器分類和存儲(chǔ)原理z 存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu)z 存儲(chǔ)器的地址選擇z 存儲(chǔ)器與CPU的連接微機(jī)原理及接口技術(shù)z 存儲(chǔ)器系統(tǒng)是計(jì)算機(jī)的重要組成部分z(1)內(nèi)存：也稱主存。 CPU可直接對它進(jìn)行存入和取出信息， 存放CPU當(dāng)前正在處理的程序和數(shù)據(jù)， 它的存取速度盡可能與CPU匹配。z(2)外存：屬外設(shè)，也稱輔助存儲(chǔ)器。 用來存儲(chǔ)CPU當(dāng)前不急用的信息， 一旦需用，則通過接口電路送至內(nèi)存， 速度低些，容量大。微機(jī)原理及接口技術(shù)第一節(jié)第一節(jié) 存儲(chǔ)器分類和存儲(chǔ)原理存儲(chǔ)器分類和存儲(chǔ)原理z1. 按功能分類按功能分類z (1) 主存z 一般

2、為半導(dǎo)體存儲(chǔ)器z 100ns2sz (2) 輔存z 磁表面存儲(chǔ)器，光盤存儲(chǔ)器z 容量大，速度慢(sms級間)微機(jī)原理及接口技術(shù)z2. 按存儲(chǔ)介質(zhì)按存儲(chǔ)介質(zhì)z (1) 半導(dǎo)體存儲(chǔ)器z (2) 磁介質(zhì)存儲(chǔ)器z (3) 光盤存儲(chǔ)器微機(jī)原理及接口技術(shù)z3.按存取方式按存取方式z(1) 隨機(jī)存取存儲(chǔ)器RAM (Random Access Memory) 雙極型，MOS型z(2) 只讀存儲(chǔ)器ROM (Read Only Memory) 掩膜ROM，PROM，EPROM，EEPROM，閃存z(3) 順序存取存儲(chǔ)器SAM (Sequential Access Memory) 信息一般以文件或數(shù)據(jù)塊形式按順序存

3、放。z(4) 直接存取存儲(chǔ)器DAM (Direct Access Memory) 介于隨機(jī)和順序存放之間，如磁盤。 微機(jī)原理及接口技術(shù)z 1. 存儲(chǔ)容量存儲(chǔ)容量z 字節(jié)(B) ，千字節(jié)(KB) ，兆字節(jié)(MB)，千兆字節(jié)(GB) 字長為16位，64K容量，寫作64K16位。z2. 存取時(shí)間存取時(shí)間z 讀取時(shí)間TA：收到讀命令到信息讀出所需時(shí)間。z 存儲(chǔ)周期TM：CPU兩次訪問存儲(chǔ)器的最小間隔時(shí)間微機(jī)原理及接口技術(shù)微機(jī)原理及接口技術(shù)z 1. 存儲(chǔ)體存儲(chǔ)體z 存儲(chǔ)信息由許多存儲(chǔ)元件組成，排列成矩陣。如字長8位，存一個(gè)字節(jié)需8個(gè)存儲(chǔ)元件。z 容量為1K8位，則存儲(chǔ)元件 10248=8192z(1)

4、存儲(chǔ)地址：z 對每一個(gè)存儲(chǔ)單元的編號。z(2) 存儲(chǔ)地址線數(shù)n與存儲(chǔ)單元數(shù)N：2n=N 例：1K8位 地址線為10根，即： 210=1K 微機(jī)原理及接口技術(shù)z2. 地址選擇電路地址選擇電路z 地址碼寄存器，地址譯碼器z 作用是對地址譯碼，選中存儲(chǔ)體中的某一存儲(chǔ)單元。z3. 讀寫和控制電路讀寫和控制電路z 讀/寫放大器，數(shù)據(jù)寄存器，控制電路。z (1) 讀RD，寫WR，控制數(shù)據(jù)信息流向。z (2) CS片選，對存儲(chǔ)器芯片進(jìn)行選擇， CS=0，選中該芯片。微機(jī)原理及接口技術(shù)z1.靜態(tài)靜態(tài)RAM(SRAM)行線X列線YT6T5T1T3T4T2T7T8123寫控制讀控制數(shù)據(jù)線+5V(1) 雙穩(wěn)態(tài)觸發(fā)器

5、兩個(gè)穩(wěn)態(tài)分別表示0和1行列高,T5-T8導(dǎo)通,該存儲(chǔ)單元選中,可讀寫讀:讀線高寫線低,門1、2關(guān)閉3打開觸發(fā)器狀態(tài)(A點(diǎn)電平)通過T6、T8三態(tài)門3送數(shù)據(jù)線。寫：寫線高，讀線低，門1，2打開，3關(guān)閉。寫入1：門2輸出1經(jīng)T8、T6，加至T1柵極，門1輸出低電平經(jīng)T7、T5加至T2柵極，使T1導(dǎo)通，T2截止，觸發(fā)器為1狀態(tài)。寫入0：數(shù)據(jù)線低，結(jié)果T1截止，T2導(dǎo)通。A微機(jī)原理及接口技術(shù)說明：說明：z(2) 信息可以寫入，可以讀出。z(3) 電源關(guān)掉后，所有信息消失。z(4) 存儲(chǔ)容量小，功耗較大，集成度不高。微機(jī)原理及接口技術(shù)2. 動(dòng)態(tài)動(dòng)態(tài)RAM(DRAM)T3T4T1T2CCrVpp預(yù)充電讀選

6、擇寫選擇寫數(shù)據(jù)線讀數(shù)據(jù)線z(1)以MOS管柵極電容C是否充有電荷來記憶0和1。寫入：寫選擇=1T1導(dǎo)通,信息進(jìn)入寫數(shù)據(jù)線,對電容C充電,寫后T1截止，電荷(信息)保存在C上。讀出：1)先在T4柵極預(yù)充電脈沖,T4導(dǎo)通，Cr充電，讀數(shù)據(jù)線=1。2)讀選擇=1T3導(dǎo)通。zC有電荷(信息1),T2導(dǎo)通,Cr 放電,讀數(shù)據(jù)線=0,經(jīng)反相可得到原存信息。z若C無電荷,T2截止,Cr不放電,讀數(shù)據(jù)線=1微機(jī)原理及接口技術(shù)說明：說明：z(2) 電容的漏電，信息要消失，2ms內(nèi)必須刷新一次。z(3) 結(jié)構(gòu)簡單，存儲(chǔ)容量大，功耗較低。微機(jī)原理及接口技術(shù)動(dòng)態(tài)動(dòng)態(tài)RAM刷新：刷新：z 動(dòng)態(tài)RAM的地址分行地址行地址

7、和列地址列地址。z 例如64K容量：z (1) 16根地址線，分為8根行地址線，8根列地址線。z (2) 行地址選通RASz 列地址選通CASz 這樣只需8根地址線管腳，可減少引線。z (3) 刷新過程是先讀出，再對其重寫。z (4) 刷新按行按行進(jìn)行，只加行地址。32微機(jī)原理及接口技術(shù)z 1. 掩膜式掩膜式ROMzMOS管0 :跨接1 :不跨接微機(jī)原理及接口技術(shù)2. 一次性可編程程序只讀存儲(chǔ)器一次性可編程程序只讀存儲(chǔ)器(PROM)z 常見的是熔絲型。z 記憶單元由三極管連接一段鎳-鉻熔絲組成。z 注意：注意：PROM只能編程一次。z (1) 信息0：鎳-鉻熔絲存在z (2) 信息1：鎳-鉻熔

8、絲燒斷微機(jī)原理及接口技術(shù)3. EPROMz紫外線擦除紫外線擦除EPROMz 存儲(chǔ)元件常用浮置柵MOS管做成，出廠時(shí)做成全“1“。z編程寫入：由用戶通過高壓脈沖寫入信息，導(dǎo)致漏極PN結(jié)產(chǎn)生雪崩擊穿，管子導(dǎo)通，表示寫入0。z擦除：芯片上有一個(gè)石英窗口，置于紫外線燈下， 照射1025分鐘，紫外線使浮柵上的電荷 得以泄放，恢復(fù)到原來不帶電荷的狀態(tài)1。z 工作時(shí)只能讀出。平時(shí)窗口封住,防止光線進(jìn)入微機(jī)原理及接口技術(shù)z1. 工作原理工作原理z 載磁體：在基體表面噴鍍上一層很薄的磁性材料。z 讀寫磁頭：上有讀線圈和寫線圈。z 利用磁頭來形成和判別磁層中的不同磁化狀態(tài)的。z2. 磁盤存儲(chǔ)器磁盤存儲(chǔ)器z 硬磁盤

9、 Hard Diskz 軟磁盤 Floppy Diskz 盤片：存儲(chǔ)介質(zhì)。分磁道，扇區(qū)。微機(jī)原理及接口技術(shù)z 激光技術(shù)。z特點(diǎn)：特點(diǎn)：z (1) 容量大，CD-ROM 680Mz (2) 可靠性高。z (3) 應(yīng)用范圍廣。z分類：分類：z (1) 只讀光盤CD-ROMz (2) 可重寫型光盤CD-RWz (3) DVD-ROM微機(jī)原理及接口技術(shù)第二節(jié)第二節(jié) 存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu)存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu)z 大容量，高速度，低成本z 把各種不同存儲(chǔ)容量，不同存取速度的存儲(chǔ)器按一定的體系結(jié)構(gòu)組織起來，使所存放的程序和數(shù)據(jù)按層次分布在個(gè)存儲(chǔ)器中，這就是存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu)層次結(jié)構(gòu)。微機(jī)原理及接口技術(shù)z三級

10、：三級：z(1) 高速緩沖存儲(chǔ)器 (Cache) 雙極型RAMz L1 CPU內(nèi)以核心頻率工作z L2 以CPU一半頻率工作(Pentium Pro、P和P)z L2 主板上以總線頻率工作微機(jī)原理及接口技術(shù)z(2) 主存儲(chǔ)器 DRAMz EDO DRAM(擴(kuò)展數(shù)據(jù)輸出)、SDRAM(同步動(dòng)態(tài)) 、DDRSDRAM(雙數(shù)據(jù)速率) 、RDRAM(突發(fā)存取)z(3) 輔助存儲(chǔ)器z 磁表面存儲(chǔ)器，光盤存儲(chǔ)器z二個(gè)層次：二個(gè)層次：z (1) Cache-主存儲(chǔ)器z (2) 主存儲(chǔ)器-輔助存儲(chǔ)器微機(jī)原理及接口技術(shù)1. Cache-主存儲(chǔ)器層次主存儲(chǔ)器層次z(1) CPU和主存間速度差大約一個(gè)數(shù)量級， 設(shè)置

11、Cache提高計(jì)算機(jī)處理速度。z(2) Cache一般容量不大，但速度很高，CPU執(zhí)行的程序事先從主存調(diào)入Cache，CPU對Cache讀取。z(3) 從CPU看zCache-主存層次的速度接近于Cache的速度； 容量是主存的容量； 每位價(jià)格也接近于主存的 微機(jī)原理及接口技術(shù)2. 主存主存- -輔存層次輔存層次z(1) 主存速度較快，輔存速度較慢，但容量很大，輔存信息調(diào)入調(diào)出主存，采用虛擬存儲(chǔ)技術(shù)實(shí)現(xiàn)的。z(2) 該層次的速度接近于主存的速度，容量和價(jià)格接近于輔存的。33微機(jī)原理及接口技術(shù)z Cache是位于CPU和主存之間的一級存儲(chǔ)器，速度與CPU相匹配，容量能存放一段時(shí)間內(nèi)CPU要用到的

12、指令和數(shù)據(jù)。Cache主存儲(chǔ)器輔助硬件CPU(1) 將當(dāng)前最活躍的那一部分信息自動(dòng)的從主存調(diào)入Cache，而將運(yùn)行結(jié)束的那一部分替換出去(2) 要能進(jìn)行主存地址與Cache地址的自動(dòng)轉(zhuǎn)換z 1. 輔助硬件的主要功能輔助硬件的主要功能微機(jī)原理及接口技術(shù)z 2. 結(jié)構(gòu)與工作原理結(jié)構(gòu)與工作原理Cache存儲(chǔ)器主存替換控制部件CPU主存-Cache地址變換機(jī)構(gòu)Cache地址寄存器主存地址寄存器命中不命中地址總線數(shù)據(jù)總線(1) Cache存儲(chǔ)器，速度比主存快5-10倍，能存放主存一部分程序塊和數(shù)據(jù)塊副本，按塊交換，每塊16-64字節(jié)。(2) 主存地址與Cache地址的自動(dòng)轉(zhuǎn)換。1)CPU送出地址，主存-

13、Cache地址變換機(jī)構(gòu)從主存地址寄存器獲取地址判斷該單元內(nèi)容是否已在Cache中存有副本。2)已存有副本在Cache中稱命中，立即把訪問主存地址變換成它在Cache中的地址，訪問Cache存儲(chǔ)器。3)沒有副本在Cache中稱不命中，CPU轉(zhuǎn)去直接訪問主存，并將包含該存儲(chǔ)單元的一塊信息裝入Cache。(3)替換控制部件，當(dāng)Cache已存滿，就必須根據(jù)某種算法，替換掉Cache中原來的某塊信息，以保證最高的命中率。微機(jī)原理及接口技術(shù)z 1. 虛擬虛擬存儲(chǔ)器存儲(chǔ)器z 虛擬存儲(chǔ)器是建立在主存-輔存物理結(jié)構(gòu)基礎(chǔ)之上，由附加硬件裝置及操作系統(tǒng)存儲(chǔ)管理軟件組成的一種存儲(chǔ)體系。z 2. 虛地址和實(shí)地址虛地址和

14、實(shí)地址z 虛擬存儲(chǔ)器的輔存也能讓用戶象內(nèi)存一樣使用，用戶編程時(shí)，指令地址允許涉及輔存大小的空間范圍，這種指令地址稱“虛地址”或叫“邏輯地址”。z 實(shí)際的主存儲(chǔ)器單元的地址則稱為“實(shí)地址”或“物理地址”。微機(jī)原理及接口技術(shù)第三節(jié)第三節(jié) 存儲(chǔ)器的地址選擇存儲(chǔ)器的地址選擇z地址選擇地址選擇(譯碼譯碼)：對存儲(chǔ)器單元的地址安排。z 地址總線的低位地址接芯片的地址線，某一高位地址直接接至某一芯片的CS線。z優(yōu)點(diǎn)：簡單，不需譯碼邏輯電路。z缺點(diǎn)：地址不連續(xù)，存在地址重疊，即一個(gè)存儲(chǔ)單元有多個(gè)地址。 微機(jī)原理及接口技術(shù)z 地址總線的低位地址接芯片的地址線，對全部高位地址線進(jìn)行譯碼，譯碼后的輸出線接存儲(chǔ)芯片的

15、CS線。z優(yōu)點(diǎn)：地址連續(xù)，無重疊，不浪費(fèi)地址空間。z缺點(diǎn)：譯碼邏輯電路較多。微機(jī)原理及接口技術(shù)z例例1：采用線性譯碼，用四片6116構(gòu)成8K8位RAM。靜態(tài)RAM，2 K8位，211=2048，11根地址線。設(shè)CPU地址總線16根。地址線z 地址線A0A10直接接6116的地址線A0A10 z 地址線的高位A11A14分別接四個(gè)芯片的CS 寫允許讀允許數(shù)據(jù)線片選微機(jī)原理及接口技術(shù)A15 A14A13A12A11A10A0 地址范圍A0A106116#1D0D7A0A106116#2D0D7A0A106116#3D0D7A0A106116#4D0D7D0D7A0A10CSCSCSCSA11A12

16、A13A14#1 1/0 1 1 1 0 1/07000H77FFH F000HF7FFH#2 1/0 1 1 0 1 1/06800H6FFFH E800HEFFFH#3 1/0 1 0 1 1 1/05800H5FFFH D800HDFFFH#4 1/0 0 1 1 1 1/03800H3FFFH B800HBFFFHz可見：可見：(1) 地址不連續(xù)。z (2) 地址重疊，即每個(gè)芯片有二組地址。z注意：注意：高位地址線中只有一個(gè)0信號，其余全是1。微機(jī)原理及接口技術(shù)z例例2: 采用全譯碼，四片6116構(gòu)成8K8位RAM。設(shè)CPU地址總線16根。z 用譯碼器來實(shí)現(xiàn)全譯碼方式，常用的有74LS

17、138(3-8譯碼器)，74LS154(4-16譯碼器)。不滿足不滿足 1 1 1 1 1 1 1 1(2)譯碼器輸出低電平有效，一次只有一個(gè)輸出有效一個(gè)輸出有效。G1 G2B G2A C B A y7 y6 y5 y4 y3 y2 y1 y0 1 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1

18、 1 1(1) G1=1，G2B=0,G2A=0譯碼器工作工作。(3)當(dāng)G1，G2B，G2A中有一個(gè)信號不滿足條件，譯碼器不工作不工作。微機(jī)原理及接口技術(shù) M/IO A15 A14 A13 A12 A11 地址范圍z可見：z (1)地址連續(xù)，8K RAM，0000H1FFFH。z (2) 沒有重疊現(xiàn)象，各存儲(chǔ)單元的地址是唯一的。 0 未選中CS1 1 0 0 0 0 0 0000H07FFHCS2 1 0 0 0 0 1 0800H0FFFHCS3 1 0 0 0 1 0 1000H17FFHCS4 1 0 0 0 1 1 1800H1FFFH微機(jī)原理及接口技術(shù)第四節(jié)第四節(jié) 存儲(chǔ)器與存儲(chǔ)器與CPU的連接的連接z考慮的問題：考慮的問題：z(1) CPU的負(fù)載能力z(2) 存儲(chǔ)器的速度與CPU的時(shí)序配合 存儲(chǔ)器速度不能滿足，要插入Tw周期。z(3) 存儲(chǔ)器的地址分配和選片u ROM，RAM，地址要分配。u 多個(gè)芯片組成，如何產(chǎn)生選片信號CS。RD，WR，M/IOz(