半導(dǎo)體測(cè)試技術(shù)實(shí)踐

1、半導(dǎo)體測(cè)試技術(shù)實(shí)踐總結(jié)報(bào)告一、實(shí)踐目的半導(dǎo)體測(cè)試技術(shù)及儀器集中學(xué)習(xí)是在課堂結(jié)束之后在實(shí)習(xí)地集中的實(shí)踐性教學(xué)，是各項(xiàng)課間的綜合應(yīng)用，是鞏固和深化課堂所學(xué)知識(shí)的必要環(huán)節(jié)。學(xué)習(xí)半導(dǎo)體器件與集成電路性能參數(shù)的測(cè)試原理、測(cè)試方法，掌握現(xiàn)代測(cè)試設(shè)備的結(jié)構(gòu)原理、操作方法與測(cè)試結(jié)果的分析方法，并學(xué)以致用、理論聯(lián)系實(shí)際，鞏固和理解所學(xué)的理論知識(shí)。同時(shí)了解測(cè)試技術(shù)的發(fā)展現(xiàn)狀、趨勢(shì)以及本專業(yè)的發(fā)展現(xiàn)狀，把握科技前進(jìn)脈搏，拓寬專業(yè)知識(shí)面，開闊專業(yè)視野，從而鞏固專業(yè)思想，明確努力方向。另外，培養(yǎng)在實(shí)際測(cè)試過程中發(fā)現(xiàn)問題、分析問題、解決問題和獨(dú)立工作的能力，增強(qiáng)綜合實(shí)踐能力，建立勞動(dòng)觀念、實(shí)踐觀念和創(chuàng)新意識(shí)，樹立實(shí)事求是

2、、嚴(yán)肅認(rèn)真的科學(xué)態(tài)度，提高綜合素質(zhì)。二、實(shí)踐安排（含時(shí)間、地點(diǎn)、內(nèi)容等） 實(shí)踐地點(diǎn)：西安西谷微電子有限責(zé)任公司實(shí)踐時(shí)間：2014年8月5日2014年8月15日實(shí)踐內(nèi)容：對(duì)分立器件，集成電路等進(jìn)行性能測(cè)試并判定是否失效三、實(shí)踐過程和具體內(nèi)容 西安西谷微電子有限責(zé)任公司專業(yè)從事集成電路測(cè)試、篩選、測(cè)試軟硬件開發(fā)及相關(guān)技術(shù)配套服務(wù)，測(cè)試篩選使用標(biāo)準(zhǔn)主要為GJB548、GJB528、GJB360等。1、認(rèn)識(shí)半導(dǎo)體及測(cè)試設(shè)備          在一個(gè)器件封裝之后，需要經(jīng)過生產(chǎn)流程中的再次測(cè)試。這次測(cè)試稱為“Fina

3、l test”（即我們常說的FT測(cè)試）或“Package test”。在電路的特性要求界限方面，F(xiàn)T測(cè)試通常執(zhí)行比CP測(cè)試更為嚴(yán)格的標(biāo)準(zhǔn)。 芯片也許會(huì)在多組溫度條件下進(jìn)行多次測(cè)試以確保那些對(duì)溫度敏感的特征參數(shù)。商業(yè)用途（民品）芯片通常會(huì)經(jīng)過0、25和75條件下的測(cè)試，而軍事用途（軍品）芯片則需要經(jīng)過-55、25和125。  芯片可以封裝成不同的封裝形式，圖4顯示了其中的一些樣例。一些常用的封裝形式如下表： DIP：     Dual Inline Package (dual indicates the package has pins

4、 on two sides) 雙列直插式CerDIP：Ceramic Dual Inline Package 陶瓷PDIP：   Plastic Dual Inline Package 塑料PGA：    Pin Grid Array 管腳陣列BGA：    Ball Grid Array 球柵陣列SOP：     Small Outline Package 小型外殼TSOP：   Thin Small Outline Package TSSOP：Thin

5、 Shrink Small Outline Package (this one is really getting small!)SIP：      Single Inline Package 單列直插SIMM： Single Inline Memory Modules (like the memory inside of a computer) QFP：     Quad Flat Pack (quad indicates the package has pins on four sides) TQFP

6、：   Thin version of the QFP MQFP： Metric Quad Flat Pack MCM：   Multi Chip Modules (packages with more than 1 die (formerly called hybrids)1.1 自動(dòng)測(cè)試設(shè)備           隨著集成電路復(fù)雜度的提高，其測(cè)試的復(fù)雜度也隨之水漲船高，一些器件的測(cè)試成本甚至占到了芯片成本的大部分。大規(guī)模集成電路會(huì)要求幾百次的電壓、電流和時(shí)序的測(cè)試

7、，以及百萬次的功能測(cè)試步驟以保證器件的完全正確。要實(shí)現(xiàn)如此復(fù)雜的測(cè)試，靠手工是無法完成的，因此要用到自動(dòng)測(cè)試設(shè)備（ATE，Automated Test Equipment）。       ATE是一種由高性能計(jì)算機(jī)控制的測(cè)試儀器的集合體，是由測(cè)試儀和計(jì)算機(jī)組合而成的測(cè)試系統(tǒng)，計(jì)算機(jī)通過運(yùn)行測(cè)試程序的指令來控制測(cè)試硬件。測(cè)試系統(tǒng)最基本的要求是可以快速且可靠地重復(fù)一致的測(cè)試結(jié)果，即速度、可靠性和穩(wěn)定性。為保持正確性和一致性，測(cè)試系統(tǒng)需要進(jìn)行定期校驗(yàn)，用以保證信號(hào)源和測(cè)量單元的精度。     

8、;  當(dāng)一個(gè)測(cè)試系統(tǒng)用來驗(yàn)證一片晶圓上的某個(gè)獨(dú)立的晶片的正確與否，需要用ProbeCard來實(shí)現(xiàn)測(cè)試系統(tǒng)和晶片之間物理的和電氣的連接，而ProbeCard和測(cè)試系統(tǒng)內(nèi)部的測(cè)試儀之間的連接則通過一種叫做“Load board”或“Performance board”的接口電路板來實(shí)現(xiàn)。在CP測(cè)試中，Performance board和Probe card一起使用構(gòu)成回路使電信號(hào)得以在測(cè)試系統(tǒng)和晶片之間傳輸。       當(dāng)晶片封裝出來后，它們還要經(jīng)過FT測(cè)試，這種封裝后的測(cè)試需要手工將一個(gè)個(gè)這些獨(dú)立的電路放入負(fù)載板（Load

9、board）上的插座（Socket）里，這叫手工測(cè)試（hand test）。一種快速進(jìn)行FT測(cè)試的方法是使用自動(dòng)化的機(jī)械手（Handler），機(jī)械手上有一種接觸裝置實(shí)現(xiàn)封裝引腳到負(fù)載板的連接，這可以在測(cè)試機(jī)和封裝內(nèi)的晶片之間提供完整的電路。機(jī)械手可以快速的抓起待測(cè)的芯片放入測(cè)試點(diǎn)（插座），然后拿走測(cè)試過的芯片并根據(jù)測(cè)試pass/fail的結(jié)果放入事先定義好的相應(yīng)的Bin區(qū)。1.2 數(shù)字和模擬電路       過去，在模擬和數(shù)字電路設(shè)計(jì)之間，有著顯著的不同。數(shù)字電路控制電子信號(hào)，表現(xiàn)為邏輯電平“0”和“1”，它們被分別定義成一種特殊的電

10、壓分量，所有有效的數(shù)字電路數(shù)據(jù)都用它們來表示，每一個(gè)“0”或“1”表示數(shù)據(jù)的一個(gè)比特（bit）位，任何數(shù)值都可以由按照一定順序排列的“0”“1”比特位組成的二進(jìn)制數(shù)據(jù)來表示，數(shù)值越大，需要的比特位越多。每8個(gè)比特一組構(gòu)成一個(gè)Byte，數(shù)字電路中的數(shù)據(jù)經(jīng)常以Byte為單位進(jìn)行處理。       不同于數(shù)字信號(hào)的“0”“1”界限分明（離散），模擬電路時(shí)連續(xù)的在任何兩個(gè)信號(hào)電平之間有著無窮的數(shù)值。模擬電路可以使用電壓或電流來表示數(shù)值，我們常見的也是最常用的模擬電路實(shí)例就是運(yùn)算放大器，簡(jiǎn)稱運(yùn)放。    

11、   為幫助理解模擬和數(shù)字電路數(shù)值的基本差別，我們可以拿時(shí)鐘來比方。“模擬”時(shí)鐘上的指針連續(xù)地移動(dòng)，因此所有的任一時(shí)間值可以被觀察者直接讀出，但是所得數(shù)值的準(zhǔn)確度或者說精度取決于觀察者認(rèn)知的程度。        而在“數(shù)字”時(shí)鐘上，只有最小增量以上的值才能被顯示，而比最小增量小的值則無法顯示。如果有更高的精度需求，則需要增加數(shù)據(jù)位，每個(gè)新增的數(shù)據(jù)位表示最小的時(shí)間增量。       有的電路里既有數(shù)字部分也有模擬部分，如AD轉(zhuǎn)換器（ADC

12、）將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，DA轉(zhuǎn)換器（DAC）則相反，我們稱之為“混合信號(hào)電路”（Mixed Signal Devices）。另一種描述這種混合電路的方法則基于數(shù)字部分和模擬部分占到電路的多少：數(shù)字部分占大部分而模擬部分所占比例較少歸于數(shù)字電路，反之則歸于模擬電路。 1.3 測(cè)試系統(tǒng)的種類 一般認(rèn)為測(cè)試系統(tǒng)都是通用的，其實(shí)大部分測(cè)試系統(tǒng)的設(shè)計(jì)都是面向?qū)ｉT類型的集成電路，這些專門的電路包括：存儲(chǔ)器、數(shù)字電路、模擬電路和混合信號(hào)電路；每種類型下還可以細(xì)分成更多種類，我們這里只考慮這四種類型。a 存儲(chǔ)器件類        我們一

13、般認(rèn)為存儲(chǔ)器是數(shù)字的，而且很多DC測(cè)試參數(shù)對(duì)于存儲(chǔ)類和非存儲(chǔ)類的數(shù)字器件是通用的，雖然如此，存儲(chǔ)器的測(cè)試還是用到了一些獨(dú)特的功能測(cè)試過程。帶內(nèi)存的自動(dòng)測(cè)試系統(tǒng)使用一種算法模式生成器（APG，algorithmic pattern generator）去生成功能測(cè)試模型，使得從硬件上生成復(fù)雜的功能測(cè)試序列成為可能，這樣我們就不用把它們當(dāng)作測(cè)試向量來保存。存儲(chǔ)器測(cè)試的一些典型模型包括：棋盤法、反棋盤法、走0、走1、蝶形法，等等  APG在器件的每次測(cè)試時(shí)生成測(cè)試模型，而不帶內(nèi)存的測(cè)試系統(tǒng)將預(yù)先生成的模型保存到向量存儲(chǔ)區(qū)，然后每次測(cè)試時(shí)從中取出數(shù)據(jù)。存儲(chǔ)器測(cè)試通常需要很長(zhǎng)的測(cè)試時(shí)間去運(yùn)行所

14、要求的測(cè)試模型，為了減少測(cè)試成本，測(cè)試儀通常同時(shí)并行測(cè)試多顆器件。b 模擬或線形器件類    模擬器件測(cè)試需要精確地生成與測(cè)量電信號(hào)，經(jīng)常會(huì)要求生成和測(cè)量微伏級(jí)的電壓和納安級(jí)的電流。相比于數(shù)字電路，模擬電路對(duì)很小的信號(hào)波動(dòng)都很敏感，DC測(cè)試參數(shù)的要求也和數(shù)字電路不一樣，需要更專業(yè)的測(cè)試儀器設(shè)備，通常會(huì)按照客戶的選擇在設(shè)計(jì)中使用特殊的測(cè)試儀器甚至機(jī)架。模擬器件需要測(cè)試的一些參數(shù)或特性包括：增益、輸入偏移量的電壓和電流、線性度、通用模式、供電、動(dòng)態(tài)響應(yīng)、頻率響應(yīng)、建立時(shí)間、過沖、諧波失真、信噪比、響應(yīng)時(shí)間、竄擾、鄰近通道干擾、精度和噪聲。c 混合信號(hào)器件類 

15、   混合信號(hào)器件包括數(shù)字電路和模擬電路，因此需要測(cè)試系統(tǒng)包含這兩部分的測(cè)試儀器或結(jié)構(gòu)。混合信號(hào)測(cè)試系統(tǒng)發(fā)展為兩個(gè)系列：大部分?jǐn)?shù)字電路測(cè)試結(jié)構(gòu)、少量模擬測(cè)試結(jié)構(gòu)的系列，被設(shè)計(jì)成用于測(cè)試以數(shù)字電路為主的混合信號(hào)器件，它能有效地進(jìn)行DC參數(shù)測(cè)試和功能測(cè)試，但是僅支持少量的模擬測(cè)試；大部分模擬電路測(cè)試結(jié)構(gòu)、少量數(shù)字測(cè)試結(jié)構(gòu)的系列，相反，能夠精確地測(cè)試模擬參數(shù)而在功能測(cè)試上稍遜風(fēng)騷。d 數(shù)字電路器件類    僅含有數(shù)字邏輯的電路器件可使用數(shù)字電路測(cè)試系統(tǒng)來完成測(cè)試，這些測(cè)試系統(tǒng)之間在價(jià)格、性能、尺寸、可選項(xiàng)上有著明顯的不同。  &#

16、160; 低端的測(cè)試機(jī)被用來測(cè)試低價(jià)格或者低性能的低端產(chǎn)品，通常是些管腳少、復(fù)雜度低的器件；一般運(yùn)行于低于20MHz的時(shí)鐘頻率，且只能存儲(chǔ)少量的測(cè)試向量；用于小規(guī)模（SSI）或中規(guī)模（MSI）集成電路的測(cè)試。       高端的測(cè)試機(jī)則是速度非?？欤〞r(shí)鐘頻率高）、測(cè)試通道非常多的測(cè)試系統(tǒng)；時(shí)鐘頻率通常會(huì)達(dá)到400MHz，并能提供1024個(gè)測(cè)試通道；擁有高精度的時(shí)鐘源和百萬bit位的向量存儲(chǔ)器。它們被用于驗(yàn)證新的超大規(guī)模（VLSI）集成電路，但是昂貴的成本阻礙了他們用于生產(chǎn)測(cè)試。     

17、;  而半導(dǎo)體測(cè)試工業(yè)普遍使用的是中高端的測(cè)試設(shè)備，它們擁有較好的性價(jià)比，在對(duì)測(cè)試成本非常敏感的半導(dǎo)體測(cè)試行業(yè)，這無疑是非常重要的。這類測(cè)試設(shè)備多運(yùn)行在50-100MHz，提供256個(gè)測(cè)試通道，通常帶有一些可選的配置。       為了控制測(cè)試成本，謹(jǐn)慎地選擇能滿足器件測(cè)試需求的測(cè)試設(shè)備是非常重要的，選擇功能相對(duì)于我們器件的測(cè)試要求過于強(qiáng)大的測(cè)試系統(tǒng)會(huì)使得我們的測(cè)試成本居高不下，而相反的選擇會(huì)造成測(cè)試覆蓋率不夠；找到設(shè)備功能和成本之間的平衡是測(cè)試成本控制本質(zhì)的要求。 1.4 測(cè)試負(fù)載板(LoadBoard)

18、60;  測(cè)試負(fù)載板是一種連接測(cè)試設(shè)備的測(cè)試頭和被測(cè)器件物理和電路接口，被固定在針測(cè)臺(tái)（Probe）、機(jī)械手（Handler）或者其他測(cè)試硬件上，其上的布線連接測(cè)試機(jī)臺(tái)內(nèi)部信號(hào)測(cè)試卡的探針和被測(cè)器件的管腳。       在CP測(cè)試中，負(fù)載板連接ProbeCard；在手工測(cè)試中，我們將Socket固定在負(fù)載板上；而在FT的生產(chǎn)測(cè)試中，我們將其連接到Handler. 因?yàn)闇y(cè)試機(jī)在物理和電氣上需要與多種類型的設(shè)備連接、鎖定，因而Loadboard的類型和款式也是多種多樣。     

19、  測(cè)試高速或者大功率的器件需要定制的Loadboard，為保證信號(hào)完整性，這種高性能的定制電路板必須完成阻抗匹配這對(duì)于布局、布線及線長(zhǎng)、線寬等都有特殊要求，因此通常需要數(shù)月的時(shí)間設(shè)計(jì)制作，并且價(jià)格非常昂貴。   2 半導(dǎo)體測(cè)試基礎(chǔ)2.1測(cè)試程序 半導(dǎo)體測(cè)試程序的目的是控制測(cè)試系統(tǒng)硬件以一定的方式保證被測(cè)器件達(dá)到或超越它的那些被具體定義在器件規(guī)格書里的設(shè)計(jì)指標(biāo)。測(cè)試程序通常分為幾個(gè)部分，如DC測(cè)試、功能測(cè)試、AC測(cè)試等。DC測(cè)試驗(yàn)證電壓及電流參數(shù)；功能測(cè)試驗(yàn)證芯片內(nèi)部一系列邏輯功能操作的正確性；AC測(cè)試用以保證芯片能在特定的時(shí)間約束內(nèi)完成邏輯操作。程序控制測(cè)試系統(tǒng)

20、的硬件進(jìn)行測(cè)試，對(duì)每個(gè)測(cè)試項(xiàng)給出pass或fail的結(jié)果。Pass指器件達(dá)到或者超越了其設(shè)計(jì)規(guī)格；Fail則相反，器件沒有達(dá)到設(shè)計(jì)要求，不能用于最終應(yīng)用。測(cè)試程序還會(huì)將器件按照它們?cè)跍y(cè)試中表現(xiàn)出的性能進(jìn)行相應(yīng)的分類，這個(gè)過程叫做“Binning”，也稱為“分Bin”. 舉個(gè)例子，一個(gè)微處理器，如果可以在150MHz下正確執(zhí)行指令，會(huì)被歸為最好的一類，稱之為“Bin 1”；而它的某個(gè)兄弟，只能在100MHz下做同樣的事情，性能比不上它，但是也不是一無是處應(yīng)該扔掉，還有可以應(yīng)用的領(lǐng)域，則也許會(huì)被歸為“Bin 2”，賣給只要求100MHz的客戶。程序還要有控制外圍測(cè)試設(shè)備比如 Handler 和 P

21、robe 的能力；還要搜集和提供摘要性質(zhì)（或格式）的測(cè)試結(jié)果或數(shù)據(jù)，這些結(jié)果或數(shù)據(jù)提供有價(jià)值的信息給測(cè)試或生產(chǎn)工程師，用于良率(Yield)分析和控制。2.2測(cè)試方法的選擇 經(jīng)常有人問道：“怎樣正確地創(chuàng)建測(cè)試程序？”這個(gè)問題不好回答，因?yàn)閷?duì)于什么是正確的或者說最好的測(cè)試方式，一直沒有一個(gè)單一明了的界定，某種情形下正確的方式對(duì)另一種情況來說不見得最好。很多因素都在影響著測(cè)試行為的構(gòu)建方式，下面我們就來看一些影響力大的因素。a 測(cè)試環(huán)節(jié)的成本 決定什么需要被測(cè)試以及以何種方式的因素之一，測(cè)試成本在器件總的制造成本中占了很大的比重，因此許多與測(cè)試有關(guān)的決定也許僅僅取決于器件的售價(jià)與測(cè)試成本。例如，某

22、個(gè)器件可應(yīng)用于游戲機(jī)，它賣15元；而同樣的器件用于人造衛(wèi)星，則會(huì)賣3500元。每種應(yīng)用有其獨(dú)特的技術(shù)規(guī)范，要求兩種不同標(biāo)準(zhǔn)的測(cè)試程序。3500元的器件能支持昂貴的測(cè)試費(fèi)用，而15元的器件只能支付最低的測(cè)試成本。 b 測(cè)試開發(fā)的理念。 測(cè)試?yán)砟钪灰粋€(gè)公司內(nèi)部測(cè)試人員之間關(guān)于什么是最優(yōu)的測(cè)試方法的共同的觀念，這卻決于他們特殊的要求、芯片產(chǎn)品的售價(jià)，并受他們以往經(jīng)驗(yàn)的影響。在測(cè)試程序開發(fā)項(xiàng)目啟動(dòng)之前，測(cè)試工程師必須全面地上面提到的每一個(gè)環(huán)節(jié)以決定最佳的解決方案。開發(fā)測(cè)試程序不是一件簡(jiǎn)單的正確或者錯(cuò)誤的事情，它是一個(gè)在給定的狀況下尋找最佳解決方案的過程。 四、實(shí)踐體會(huì)與心得通過這次實(shí)踐，首先我了解到作

23、為一個(gè)公司運(yùn)作首先是制度化，模塊化。一個(gè)良好的規(guī)范制度約束才能使公司正常的運(yùn)轉(zhuǎn)下去。每個(gè)部門的人各司其職，互相配合，就好像一個(gè)個(gè)齒輪互相契合共同促使機(jī)器的正常運(yùn)轉(zhuǎn)。在測(cè)試實(shí)踐的過程中測(cè)試流程和方法的選擇也是非常有講究的。選擇都要考慮其科學(xué)性，既不損害芯片又能測(cè)試其可靠性。以集成電路LF153J/883，封裝為CERDIP-8為例。測(cè)試過程如下：1、 外觀檢查，所用標(biāo)準(zhǔn)為GJB548B-2005方法2009.1該標(biāo)準(zhǔn)為外部目檢，使用放大鏡對(duì)其進(jìn)行觀察，失效判據(jù)分為7點(diǎn)。有一般判據(jù)，外來或錯(cuò)位的物質(zhì)，結(jié)構(gòu)缺陷，封裝課題或蓋帽的鍍涂層，引線，有引線器件的封裝殼體或蓋帽和玻璃密封，對(duì)照規(guī)定判定是否失效

24、。2、 常溫初測(cè)按照器件相應(yīng)規(guī)范，測(cè)試它的電參數(shù)。3、 溫度循環(huán)在-55-125進(jìn)行循環(huán)測(cè)試，循環(huán)次數(shù)為5次。4、 恒定加速度，所用標(biāo)準(zhǔn)為GJB548B-2001.1試驗(yàn)條件D，Y1方向5、 PIND，所用標(biāo)準(zhǔn)為GJB548B-2020.1條件A6、 常溫中測(cè)1，按照器件相應(yīng)規(guī)范7、 高溫動(dòng)態(tài)老煉在溫度T=125下動(dòng)態(tài)老煉48h，所加電壓電流不大于額定工作值，該步允許不合格率5%，此批次無不合格產(chǎn)品。8、 常溫中測(cè)2按照器件相應(yīng)規(guī)范9、 低溫測(cè)試，T=-55，t=48h10、 高溫測(cè)試，T=125，t=48h11、 細(xì)檢漏，所用標(biāo)準(zhǔn)為GJB548B-1014.2 條件A1條件A1為示蹤氣體氦細(xì)

25、檢漏，用該條件進(jìn)行試驗(yàn)所需設(shè)備包括合適的壓力室，真空室和一臺(tái)質(zhì)譜檢漏儀。該質(zhì)譜檢漏儀應(yīng)經(jīng)過適當(dāng)?shù)念A(yù)制和校準(zhǔn)，時(shí)期靈敏度達(dá)到足以讀出小于或等于10-4（Pa·cm3）/s的氦漏率。用于測(cè)量漏率的工作室體積應(yīng)根據(jù)實(shí)際情況保持盡量小，因?yàn)樵擉w積過大對(duì)靈敏度極限值會(huì)產(chǎn)生不利的影響。應(yīng)該在每個(gè)工作班次期間，至少用經(jīng)校準(zhǔn)的擴(kuò)散型標(biāo)準(zhǔn)漏孔校準(zhǔn)一次檢漏儀的指示器。12、 粗檢漏，所用標(biāo)準(zhǔn)為GJB548B-1014.2 條件C該條件為碳氟化合物粗檢漏，所需設(shè)備為：a) 真空/壓力室，用于抽真空及隨后加壓，能使器件收到516KPa的壓力作用達(dá)10h。b) 能保持指示用的液體溫度在125并適于觀察的容器以及一套能把尺寸大于1m的例子從液體