新型漏電保護(hù)控制系統(tǒng)最終完結(jié)版

1、新型漏電保護(hù)控制系統(tǒng)陳宇昆、陳斯丹、蘇文君、劉莉、許春木 摘要擬設(shè)計的新型漏電保護(hù)器是適用于電網(wǎng)的分級保護(hù)的漏電保護(hù)器核心控制芯片，其中芯片1為家用漏電保護(hù)器專用集成電路芯片，具有可編程功能，通過編程即刻適用于末級保護(hù)的家用漏電保護(hù)電器，又可適用于分支保護(hù)的剩余電流斷路器。 關(guān)鍵字：漏電保護(hù)、集成電路、國家標(biāo)準(zhǔn)、抗干擾ABSTRACT The new design to leakage protector is applicable to the classification of protection grid leakage protector core control chip, inc

2、luding chip 1 for the home the leakage protector application-specific integrated circuit chips, have programmable function, through the programming instantly applies to the last stage of household electric leakage protection protection, and can be applied to the rest of the current circuit breaker p

3、rotection branch. Keywords:Leakage protection, integrated circuit, the national standard, anti-jamming 引言隨著我國經(jīng)濟(jì)的迅速發(fā)展和人民生活水平的不斷提高，家用電器和工業(yè)電器的數(shù)量迅速增加，各種電器已經(jīng)和人們的日常生活密切相關(guān)，人們對用電的安全性和可靠性的要求也越來越高。本項目從中國電網(wǎng)的實際情況出發(fā)，開發(fā)出漏電保護(hù)器專用集成電路芯片。目前包括一塊集成電路芯片：家用漏電保護(hù)器專用集成電路芯片，可以構(gòu)成具有動作電流和動作時間級差相互配合的分級保護(hù)，最大限度的保證電力設(shè)備及人民生命安全。一、方案論

4、證與比較1.1芯片封裝評估本項目的家用漏電保護(hù)器專用集成電路芯片共有9個管腳，可以采用以下封裝方案：方案一：SIP封裝格式。單列直插式封裝，引腳從封裝一個側(cè)面引出，排列成一條直線。引腳中心距通常為2.54mm，引腳數(shù)為2 至23個。方案二：DIP封裝格式。雙列直插形式封裝，有兩排引腳其引腳數(shù)一般不超過100個。由于本項目的芯片只有一排引腳，故采用SIP9封裝格式。1.2芯片振蕩器電路設(shè)計評估方案一：芯片外晶振方案二：集成到芯片內(nèi) 由于芯片需要實現(xiàn)延時處理的功能，因此必須要有計時的基準(zhǔn)，如果使用芯片外的晶振作為芯片計時的基準(zhǔn)，外圍應(yīng)用電路會更復(fù)雜，而芯片外圍應(yīng)用電路的PCD板的面積要求很高，使用

5、片外晶振會使PCD板的元器件排列不下，因此選擇方案二，將振蕩器集成到芯片內(nèi)。 1.3 芯片內(nèi)部振蕩器選擇評估方案一：電壓控制振蕩器（VCO）方案二：電流控制振蕩器（ICO）從精度的方面考慮，由于電流控制振蕩器的精度較高，并且如果能夠?qū)Τ浞烹婋娏鬟M(jìn)行微調(diào)的話，精度還可以進(jìn)一步提升，所以我們選擇方案二。1.4振蕩頻率選擇在本項目的芯片中，由于希望能夠?qū)⑿酒拿娣e縮至最小，要求振蕩器的振蕩頻率要較高，但高的振蕩頻率會產(chǎn)生高的噪聲及干擾信號，影響其他電路模塊的正常工作，因此在權(quán)衡之下我們選擇40KHz的振蕩頻率，在保證低干擾的情況下盡量減小面積。二、電路設(shè)計2.1、家用漏電保護(hù)器集成電路芯片的應(yīng)用電路

6、圖 在進(jìn)行芯片的系統(tǒng)定義時,需要將芯片放入系統(tǒng)中,構(gòu)建好外圍的應(yīng)用電路,將芯片應(yīng)實現(xiàn)的功能和外圍應(yīng)用電路應(yīng)實現(xiàn)的功能劃分清楚,這樣才能使設(shè)計出來的芯片能夠?qū)嵱没?能夠推向市場,獲得市場的承認(rèn)。本項目芯片的應(yīng)用電路如圖2.1所示,從圖中可以看出此芯片在應(yīng)用上采用單芯片解決方案,一塊芯片就可以完成漏電保護(hù)和過電壓保護(hù)的功能,而且外圍電路元器件數(shù)目適中,而且大多為普通碳膜電阻及普通貼片電容,價格低廉,整體方案非常具有競爭力.圖2.12.2、運算放大器電路的設(shè)計 芯片所需要處理的信號為微弱信號，電壓幅度為幾毫伏至幾十毫伏，為了保證漏電芯片在芯片內(nèi)部處理的精確度，需要對輸入的漏電信號放大至幾百毫伏，因此

7、，必須設(shè)計一個運算放大器電路，閉環(huán)放大倍數(shù)為64倍。由于運算放大器的開環(huán)增益受偏置電流、MOS管的閾值電壓及工藝偏差等影響變化很大，很難做到非常穩(wěn)定，因此一般都將運算放大器閉環(huán)使用，引入負(fù)反饋使得放大器能夠精確地產(chǎn)生所需的放大倍數(shù)，如圖2.2，電阻R1和R2構(gòu)成反饋網(wǎng)絡(luò)，將輸出反饋至運算放大器的反向輸入端，而運放的正向輸入端及輸入小信號與交流小信號地連接，因此，輸入信號Vin與輸出信號Vout的關(guān)系為： (Vin+(（Vout-Vin）/(R1+R2)*R1)(-A)=Vout整理得閉環(huán)增益: Av=Vout/Vin=-R2*Af/(R1(1+Af)其中f=R1/(R1+R2),為負(fù)反饋的反饋

8、因子，由閉環(huán)增益的公式可以看出，運放的閉環(huán)結(jié)構(gòu)的增益是有誤差的，誤差為Error%=1/（1+Af），對于64倍的閉環(huán)放大倍數(shù)，R2/R1約為64，因此反饋因子f=R1/(R1+R2)約為1/65，這個數(shù)字很小，因此要使得放大器的誤差小于1%，其開環(huán)增益至少應(yīng)為76dB，由于芯片需要處理的信號為50Hz信號，因此，無需高帶寬的運放，基于方便信號處理的角度出發(fā)，帶寬可以選的小一點。圖2.22.3、比較器電路的設(shè)計在本芯片中，需要將經(jīng)過運算放大器放大過的漏電信號與芯片內(nèi)部的基準(zhǔn)電壓進(jìn)行比較，故要使用到比較器。為了減少輸入共模電壓范圍對比較器的影響，設(shè)計了NMOS輸入管比較器。NMOS輸入管比較器的

9、電路圖如圖2.3所示，要使得圖中的M1、M2管工作在飽和區(qū)，則輸入共模電平最小值應(yīng)為VdS5+Vgs1，2，輸入共模電壓的范圍為Vds5+Vgs1,2,Vdd,因此,此類型的比較器適用于高共模電平的比較.圖2.3中的二級放大器的開環(huán)增益為: A=Gm1,2(ro4/ro2)Gm7(ro7/ro8)。開環(huán)增益決定比較器的精度，比較器的最小分辨電壓為V=Vdd/A,這是比較器的重要指標(biāo)之一，由于兩集放大器的開環(huán)增益隨工藝的變化較大，因此此類比較器的分辨電壓也會在一定范圍內(nèi)變化，這是用普通兩級放大器作為比較器的一個缺點，由于兩級放大器開環(huán)使用，不存在穩(wěn)定性問題，可以不對放大器進(jìn)行Miller補(bǔ)償。

10、圖2.3 2.4、帶隙基準(zhǔn)源電路的設(shè)計本芯片采用的是自偏置Cascode結(jié)構(gòu)的帶隙基準(zhǔn)源，此結(jié)構(gòu)的帶隙基準(zhǔn)源具有結(jié)構(gòu)簡單。無需運算放大器，精度較高，版圖面積小等優(yōu)點。帶隙基準(zhǔn)源電路的完整結(jié)構(gòu)如圖2.4所示，M4至M13、R1、R2、Q1至Q3構(gòu)成帶隙基準(zhǔn)源的主體部分，M4至M7構(gòu)成Cascode結(jié)構(gòu)的電流源，以保證留過Q1支路的電流I1與流過Q2支路的電流I2相等，M8至M11構(gòu)成Cascode結(jié)構(gòu)以保證A點與B點的電壓相等，這樣有： Vbgr=Veb3+I2*R2=Veb3+（V1*R2*Ln8）/R1圖2.42.5、電壓偏置電路的設(shè)計電壓偏置電路的原理如圖2.5所示，采用運算放大器和電阻R

11、1、R2構(gòu)成閉環(huán)負(fù)反饋結(jié)構(gòu)來獲得所需要的電壓。此結(jié)構(gòu)的好處是電源電壓的變化對輸出電壓基本無影響，輸出電壓的表達(dá)式為： Vout=（Vbgr*（R1+R2）/R1圖2.52.6、精確電流產(chǎn)生電路的設(shè)計精確電流產(chǎn)生電路的原理如圖2.6所示，利用放大器的閉環(huán)結(jié)構(gòu)，在MOS管Mn上產(chǎn)生一個大小為I=Vbgr/Rd 的電流，并通過PMOS電流鏡鏡像，作為ICO模塊的充電電流和其他模塊的偏置電流。其中R為片外金屬膜電阻（1%精度），可以通過調(diào)整此電阻的阻值來對振蕩器的充電電流進(jìn)行微調(diào)。圖2.62.7、振蕩器電路的設(shè)計在本芯片中，由于希望能夠?qū)⑿酒陌鎴D面積壓縮至最小，要求振蕩器的振蕩頻率要最高，但是高的振

12、蕩頻率會產(chǎn)生高的噪聲及干擾信號，影響其他電路模塊的正常工作，因此需要進(jìn)行權(quán)衡，芯片選擇40KHz的振蕩頻率，在保證低干擾的情況下減少了版圖面積。振蕩器電路的電路原理如圖2.7所示，其基本的工作原理為利用精確的恒流源對電容C進(jìn)行充放電，將此充放電的頻率進(jìn)行整形等處理，即可得到所需的時鐘基準(zhǔn)信號。工作過程：為了更好地解釋振蕩器的工作過程，設(shè)定初十時候a點的電壓為0，則b點電壓為Vdd，此時M2管導(dǎo)通，M1管截止，M3、M4也截止，充電電流I1co全部通過M2對電容C進(jìn)行充電，此時由于電容兩端電壓較低，使得M5處于深線性區(qū)，故M5的漏端電壓為Vdd，隨著時間推移電容兩端的電壓逐漸升高，由于Vbias

13、控制M6管提供的電流較小，M5仍然一直工作在線性區(qū)，當(dāng)電容兩端電壓達(dá)到Vdd-Vsg5時，M5管截止，M6進(jìn)入深線性區(qū)，M5管漏端電壓迅速降為0，從而導(dǎo)致模塊輸出翻轉(zhuǎn)，a點電壓變?yōu)閂dd，b點電壓變?yōu)?，M2管截止，M1管開啟，電容通過M3、M4構(gòu)成的電流鏡進(jìn)行放電，放電電流仍為I1co，此時電容兩端的電壓開始下降，M5管又重新開啟，由于此時M6、M7管均開啟，因此隨著電容兩端電壓的下降，M5的漏端電壓也慢慢上升，一直打到M8、M9的反向器的翻轉(zhuǎn)閾值，a點電壓又變?yōu)?，至此一個周期的工作過程完成。圖2.72.8、電壓緩沖電路的設(shè)計電壓緩沖電路的基本原理為兩個單位增益的放大器并聯(lián)使用，使得輸入電

14、壓Vin在0和Vdd之間變化時輸出電壓Vout能夠跟隨Vin變化，并且能夠?qū)ν馓峁╇娏鞯尿?qū)動能力及吸收能力，其結(jié)構(gòu)如圖2.8所示，兩個放大器分別采用PMOS輸入級和NMOS輸入級，使得緩沖器的輸入電壓達(dá)到軌到軌，輸出Mn管和Mp管構(gòu)成AB類的輸入級，功耗低且能夠得到軌到軌的輸出電壓。圖2.82.9、上電復(fù)位電路的設(shè)計上電復(fù)位電路的具體電路如圖2.9所示，可以解釋此電路的具體工作過程：由于M1和M2結(jié)成二極管，因此，在電源電壓Vdd上升到（Vsg1+Vsg2）之前，M3先處于截止區(qū)，然后處于深線性區(qū)，a點的電壓為0，b點電壓隨著電源變化而變化，c點的電壓為0，隨著電源電壓的進(jìn)一步升高，a點電壓開

15、始升高，當(dāng)a點電壓達(dá)到M4、M5構(gòu)成的反向器的翻轉(zhuǎn)閾值時，b點電壓變?yōu)?，c點電壓翻轉(zhuǎn)，變?yōu)閂dd，電容C用來穩(wěn)定c點的電壓，利用上電復(fù)位電路，可以在電源電壓未上升到4V時，一直輸入低電平信號，用于保持此段時間數(shù)字模塊的清零，防止芯片在上電過程中出現(xiàn)問題。圖2.93、 測試方案與結(jié)果3.1 調(diào)試儀器任意信號發(fā)生器：WW506130V電壓源：HY3003D-3雙通道示波器：TDS3032B烘箱：DHG-9023A漏電保護(hù)器專用測試儀：LJS-A便攜式3.2 芯片的測試方案本項目芯片的測試方案分兩種，一種方案是使用芯片測試電路板，在芯片外圍放置少量元器件，使用信號發(fā)生器產(chǎn)生的信號模擬漏電信號，并用

16、示波器觀察波形，這種方案的好處是可以模擬出很多實際中發(fā)生概率較小的狀況，有利于測試芯片的全部功能及性能；另一種方案是將芯片安裝至應(yīng)用電路板中，并裝入漏電保護(hù)器中進(jìn)行整機(jī)測試，這種方法的好處是測試環(huán)境與終端產(chǎn)品的應(yīng)用環(huán)境是一致的，并且可以對整機(jī)進(jìn)行認(rèn)證測試（CCC認(rèn)證）。在本系列芯片的測試中，兩種測試方案都被用來對芯片進(jìn)行測試，以驗證芯片各方面的功能與性能。 3.2.1漏電保護(hù)功能測試漏電保護(hù)是本項目設(shè)計的家用漏電保護(hù)器專用集成電路芯片的基本功能，也是重要功能。此芯片需要測試每個型號的每檔的延時時間，以確定芯片的漏電保護(hù)功能是否能正確地實現(xiàn)，下面將給出不同檔的延時時間測試結(jié)果。將測試得到的跳閘延

17、時時間數(shù)據(jù)進(jìn)行整理，可以得出以下數(shù)據(jù)，如表3.2.1所示：表3.2.1 芯片測試數(shù)據(jù)整理對比表分檔延時時間家用漏電保護(hù)器專用集成電路芯片設(shè)計值測試值第一檔200ms202ms第二檔90ms93.5ms第三檔50ms54.9ms第四檔13ms14.6ms 從表3.2.1的數(shù)據(jù)中可以發(fā)現(xiàn)，延時的誤差大部分在4%以內(nèi)，由于系統(tǒng)存在幾個毫秒的固有誤差，因此在短延時情況下（13ms、50ms），延時精度略有下降，此兩個檔位的延時誤差約為13%。3.2.2過電壓保護(hù)功能測試過電壓功能是家用漏電保護(hù)器專用集成電路芯片擁有的功能，其功能描述為：當(dāng)供電電壓超過正常工作電壓1.4倍時，持續(xù)5秒鐘輸出跳閘信號切斷電

18、路；當(dāng)供電電壓超過正常工作電壓1.6倍時，持續(xù)0.5秒后輸出跳閘信號切斷電路。當(dāng)供電電壓正常時，輸入過壓管腳電壓為2V；而當(dāng)供電電壓升至正常電壓1.4倍后，輸入過壓管腳電壓也升至2.8V，故在5.06秒后輸出跳閘信號切斷電路。3.2.3溫度特性測試芯片的溫度特性測試主要包括兩個方面，一是芯片的正常工作溫度范圍，二是芯片的延時時間隨著唯獨變化的特性。芯片的工作溫度范圍的測試主要是講芯片置于各個溫度下進(jìn)行測試，觀察芯片的功能及性能是否在正常范圍內(nèi)，在此項測試中使用到了冰箱以產(chǎn)生零下的溫度環(huán)境，使用烘箱以產(chǎn)生高溫環(huán)境，經(jīng)測試芯片能穩(wěn)定地工作在-1085的環(huán)境中。測試結(jié)果可以看出芯片的延時時間對工作溫度變化并不敏感，保證芯片能夠在大的溫度范圍內(nèi)正常工作。四、結(jié)論 此芯片專門針對中國電網(wǎng)的實際情況進(jìn)行優(yōu)化設(shè)計，采取了多項專利技術(shù)進(jìn)行抗干擾處理，并集成了市場上受歡迎的過電壓保護(hù)、自動重合閘等功能，性能較市場上現(xiàn)有漏電保護(hù)器芯片有較大的優(yōu)勢，希望能通過替代市場上的現(xiàn)有漏電保護(hù)器芯片，降低漏電保護(hù)器誤動作率，提高漏電保護(hù)器的實際投運率。參考文獻(xiàn)：（1）總級多功能漏電保護(hù)芯片的全定制設(shè)計 潘海峰，碩士論文，浙江大學(xué)，2006（2）CMOS集