電工學電子技術實驗講義修改VIP

1、電工與電子技術實 驗 講 義實驗一 晶體管共射極單管放大電路一、實驗目的（1）熟悉電子電路實驗中常用的示波器、函數信號發(fā)生器的主要技術指標、性能及使用方法。 （2）掌握用雙蹤示波器觀察正弦信號波形和讀取波形參數的方法。（3）學會放大器靜態(tài)工作點的調試方法，分析靜態(tài)工作點對放大器性能的影響。（4）掌握放大器電壓放大倍數、輸入電阻*、輸出電阻*的測試方法。二、實驗原理圖2-1為電阻分壓式工作點穩(wěn)定的共射極單管放大器實驗電路圖。它的偏置電路采用RB1和RB2組成的分壓電路，并在發(fā)射極中接有電阻RF和RE，以穩(wěn)定放大器的靜態(tài)工作點。當在放大器的輸入端加入輸入信號后，在放大器的輸出端便可得到一個與相位相

2、反、幅值被放大了的輸出信號，從而實現了電壓放大。圖2-1 共射極單管放大器實驗電路 在圖2-1電路中，當流過偏置電阻RB1和RB2的電流遠大于晶體管V的基極電流IB時(一般5-10倍)，則其靜態(tài)工作點可用下式估算電壓放大倍數 輸入電阻 輸出電阻 由于電子器件性能的分散性比較大，因此在設計和制作晶體管放大電路時，離不開測量和調試技術。在設計前應測量所用元器件的參數，為電路設計提供必要的依據；在完成設計和裝配以后，還必須測量和調試放大器的靜態(tài)工作點和各項性能指標。一個優(yōu)質的放大器，必定是理論設計與實驗調整相結合的產物。因此，除了學習放大器的理論知識和設計方法外，還必須掌握必要的測量和調試技術。 放

3、大器的測量和調試一般包括放大器靜態(tài)工作點的測量與調試，消除干擾與自激振蕩及放大器各項動態(tài)參數的測量與調試等。 1放大器靜態(tài)工作點的測量與調試 (1)靜態(tài)工作點的測量 測量放大器的靜態(tài)工作點，應在輸入信號0的情況下進行，即將放大器輸入端與地端短接，然后選用量程合適的直流毫安表和直流電壓表，分別測量晶體管的集電極電流以及各電極對地的電位、和。一般實驗中，為了避免斷開集電極，所以采用測量電壓或，然后算出的方法。例如，只要測出，即可用算出，也可根據，由確定，同時也能算出，。 為了減小誤差，提高測量精度，應選用內阻較高的直流電壓表。 (2)靜態(tài)工作點的調試 放大器靜態(tài)工作點的調試是指對管子集電極電流Ic

4、(或UcE)的調整與測試。靜態(tài)工作點是否合適，對放大器的性能和輸出波形都有很大影響。如靜態(tài)工作點偏高，放大器在加入交流信號以后易產生飽和失真，此時的負半周將被削底，如圖2-2(a)所示；如靜態(tài)工作點偏低則易產生截止失真，即的正半周被縮頂(一般截止失真不如飽和失真明顯)，如圖2-2(b)所示。這些情況都不符合不失真放大的要求。所以，在選定工作點以后還必須進行動態(tài)調試，即在放大器的輸入端加入一定的輸入電壓，檢查輸出電壓的大小和波形是否滿足要求。如不滿足，則應調節(jié)靜態(tài)工作點的 (a)靜態(tài)工作點偏高 (b)靜態(tài)工作點偏低位置。 圖22 靜態(tài)工作點對波形失真的影響 改變電路參數Ucc、Rc和RB(RB1

5、、RB2)都會引起靜態(tài)工作點的變化，如圖2-3所示。但通常多采用調節(jié)偏置電阻RB1的方法來改變靜態(tài)工作點，如減小RB1，則可使靜態(tài)工作點提高等。 最后還要說明的是，上面所說的工作點“偏高”或“偏低”不是絕對的，應該是相對信號的幅度而言，如輸入信號幅度很小，即使工作點較高或較低也不一定會出現失真。所以確切地說，產生波形失真是信號幅度與靜態(tài)工作點設置配合不當所致。如需滿足較大信號幅度的要求，靜態(tài)工作點最好盡量靠近交流負載線的 中點。 2放大器動態(tài)指標測試 放大器動態(tài)指標包括電壓放大倍數、輸入電阻、輸出電阻、最大不失真輸出電壓(動態(tài)范圍)和通頻帶等。 (1)電壓放大倍數Av的測量 調整放大器到合適的

6、靜態(tài)工作點，然后加入輸入電壓，在輸出電壓不失真的情況下，用交流毫伏表測出和的有效值和，則（2）放大器輸入電阻的測試*所謂放大器輸入電阻。就是指放大器輸入端的等效電阻。測試方法是用“串聯(lián)電阻法”。如（圖2-4）所示，在信號源與放大器之間串入一個電位器Rw。測試方法如下：先調Rw=0，調信號源的輸出信號大小使放大器輸出信號uo不失真（頻率應在放大器的通帶范圍內）。然后調節(jié)Rw，使放大器輸出減少到原來輸出的 ，這時電位器的阻值即與放大器的輸入電阻相等。（3）放大器輸出電阻的測試所謂放大器的輸出電阻，就是從放大器輸出端看進去的等效電阻。放大器輸出端可以等效成一個理想電壓源與輸出電阻Ro相串聯(lián)，如（圖2

7、-5）所示。輸出電阻Ro的大小反映了放大器帶負載能力?？梢酝ㄟ^測量放大器接入負載后的電壓變化來求出。在放大器輸入端加入一固定電壓（此電壓大小的選取，應使放大器在有或沒有負載時，輸出信號都不失真）先不接入負載電阻，測出放大器輸出電壓Uo。然后接入負載電位器，調節(jié)RL的大小，使放大器輸出電壓為 (1/2)Uo ,這時電位器的阻值大小即為放大器的輸出電阻Ro 。 (4)最大不失真輸出峰峰電壓的測量(最大動態(tài)范圍) 如上所述，為了得到最大的動態(tài)范圍，應將靜態(tài)工作點調在交流負載線的中點。為此在放大器正常工作情況下，逐步增大輸入信號的幅度，并同時調節(jié)Rp(改變靜態(tài)工作點)，用示波器觀察。當輸出波形同時出現

8、削底和縮頂現象(如圖2-6)時，說明靜態(tài)工作點已調在交流負載線的中點。然后反復調整輸入信號，使波形輸出幅度最大，且無明顯失真時，用交流毫伏表測出(有效值)，則動態(tài)范圍等于。，或用示波器直接讀出峰峰值。 圖2-7 晶體三極管管腳排列圖2-6 靜態(tài)工作點正常，輸入 信號太大引起的失真 三、實驗設備與器件 (1)模擬電路實驗箱； (2)函數信號發(fā)生器； (3)雙蹤示波器； (4)數字萬用電表； (5)電阻器、電容器若干支。 四、實驗內容 實驗電路如圖2-1所示。為防止干擾，各儀器的公共端必須連在一起，同時信號源、交流毫伏表和示波器的引線應采用專用電纜線或屏蔽線，如使用屏蔽線，則屏蔽線的外包金屬網應接

9、在公共接地端上。 1調試靜態(tài)工作點接通直流電源前，先將Rp調至最大，函數信號發(fā)生器輸出旋鈕旋至零。接通+12 V電源，調節(jié)Rp，使Ic2.0 mA(即2.2 V)，用直流電壓表測量、和，用萬用電表測量值，并記入表2-1中。2測量電壓放大倍數在放大器輸入端加入頻率為1 kHz的正弦信號，調節(jié)函數信號發(fā)生器的輸出旋鈕使放大器輸入電壓Uipp=30mV（峰峰值），同時用示波器觀察放大器輸出電壓的波形，在波形不失真的條件下用示波器測量下述2種情況下的值，并用雙蹤示波器觀察和的相位關系，并記入表2-2中。3觀察靜態(tài)工作點對輸出波形失真的影響 置Rc2.4k，RL2.4k，0V，調節(jié)Rp，使Ic2.0 m

10、A，測出UcE值；再逐步加大輸入信號，使輸出電壓足夠大，但不失真(臨界失真)。然后保持輸入信號不變，分別增大（順時針調）和減?。鏁r針調）Rp，使波形出現失真，繪出的波形，并測出失真情況下的Ic和UcE值，并記入表2-4中。注意，在每次測Ic和UcE值時，都要將放大器的輸入端短接。表2-1測量值計算值/V/V/V/k/V/VIc/mA 表2-2Rc/kRL/kVVAv觀察記錄一組和波形2.42.42.4 表2-4Ic/mA/V/V /V/VUCE/V波形失真情況工作狀態(tài)2.0 4*測量輸入電阻和輸出電阻 置Rc2.4 k，RL2.4 k，Ic2.0 mA。輸入f1 kHz的正弦信號電壓Uipp

11、=30mV，在輸出電壓不失真的情況下，用交流毫伏表測出、和，記入表2-6中。保持不變，斷開RL，測量輸出電壓，記入表2-6中。表2-6/mV/mVRi(k)/V/VRo(k)測量值計算值測量值計算值 五、實驗總結 (1)列表整理測量結果，并把實測的靜態(tài)工作點、電壓放大倍數、輸入電阻、輸出電阻之值與理論計算值比較(取一組數據進行比較)，分析產生誤差原因。 (2)分析及靜態(tài)工作點對放大器電壓放大倍數的影響。 (3)討論靜態(tài)工作點變化對放大器輸出波形的影響。 (4)分析并討論在調試過程中出現的問題。六、預習要求 (1)閱讀教材中有關單管放大電路的內容并估算實驗電路的性能指標。 假設：3DG6的 10

12、0，RB220k，RB160k，Rc2.4k，RL2.4k。估算放大器的靜態(tài)工作點、電壓放大倍數Av、輸入電阻Ri和輸出電阻Ro。 (3)能否用直流電壓表直接測量晶體管的UBE? 為什么實驗中要采用測UB、UE，再間接算出UBE的方法? (4)怎樣測量RB1的阻值? (5)當調節(jié)偏置電阻RB1，使放大器輸出波形出現飽和或截止失真時，晶體管的管壓降UcE怎樣變化? (6)改變靜態(tài)工作點對放大器的輸入電阻Ri有否影響?改變外接電阻RL對輸出電阻Ro有否影響?(7)在測試Av、Ri和Ro時，怎樣選擇輸入信號的大小和頻率?為什么信號頻率一般選1 kHz，而不選100 kHz或更高? (8)測試中，如果

13、將函數信號發(fā)生器、交流毫伏表及示波器中任一儀器的兩個測試端子接線換位(即各儀器的接地端不再連在一起)，將會出現什么問題?實驗二 組合邏輯電路 一、實驗目的 1了解編碼器、譯碼器、數據選擇器等中規(guī)模數字集成電路(MSI)的性能及使用方法； 2掌握74LS48BCD譯碼器和共陰極七段顯示器的使用方法。3用集成譯碼器和數據選擇器設計簡單的邏輯函數產生器。 二、預習要求 I復習74LS48、74LS151、74LS138的邏輯功能。 2按實驗內容2、3的要求，設計并畫出邏輯電路圖。 3弄懂圖的工作原理。 三、實驗原理 1編碼、譯碼、顯示原理電路如圖所示。該電路由8線3線優(yōu)先編碼器74LSl48、4線七

14、段譯碼器/驅動器74LS48、反相器74LS04和共陰極七段顯示器等組成。74LS48具有以下特點： (1)消隱(滅燈)輸入低電平有效。當=0時，不論其余輸入狀態(tài)如何，所有輸出為零，數碼管七段全暗，無任何顯示。譯碼時，=1。圖5.16.4 編碼、澤碼、顯示電路原理(2)燈測試(試燈)輸入低電平有效。當=0 (=1)時，無論其余輸入為何狀態(tài)，所有輸出為l，數碼管七段全亮，顯示數字8?？捎脕頇z查數碼管、譯碼器有無故障。譯碼時，=1。(3)脈沖消隱(動態(tài)滅燈)輸入=1時，對譯碼無影響；當=1時，若=0，輸入數碼是十進制零時，七段全暗，不顯示，輸入數碼不為零，則照常顯示。在實際使用中有些零是可以不顯示

15、的，如004.50中的百位的零可不顯示；若百位為零且不顯示，則十位的零也可不顯示；小數點后第二位的零，不考慮有效位時也可不顯示。這些可不顯示的零稱為冗余零。脈沖消隱輸入=0，可使冗余零消隱。 (4)脈沖消隱(動態(tài)滅燈)輸出與消隱輸入共用一個管腳4，當它作輸出端時。與配合，共同使冗余零消隱。以3位十進制數為例。見圖。十位的零是否要顯示，取決于百位是否為零，有否顯示，這就要用進行判斷，在和A3A0全為零時，=0，否則為1。百位為零，且=0(百位被消隱)，則百位和十位的=0，使十位的零消隱，其余數碼照常顯示。若百位不為零，或未使零消隱，則百位的和十位的全為1，使十位的零不具備消隱條件，而與其它數碼一

16、起照常顯示。 3顯示器顯示器采用七段發(fā)光二極管顯示器，它可直接顯示出譯碼器輸出的十進制數。七段發(fā)光顯示器有共陽接法和共陰接法兩種。共陽接法就是把發(fā)光二極管的陽極都連在一起接到高電平上，與其配套的譯碼器為74LS46，74LS47；共陰接法則相反，它是把發(fā)光二極管的陰極都連在一起接地，與其配套的譯碼器為74LS48，74LS49。七段顯示器的外引線排列圖、共陰接法以及數字符號顯示如圖5.18.9(a)、(b)、(c)所示。 如果輸入的頻率較高時，顯示器所顯示的數字可能出現混亂或很快改變結果，這時，可在計數器后面加一級鎖存器(如74LS273，八D觸發(fā)器)。如果顯示器所顯示的數字暗淡，可加一級緩沖

17、器(如74LS07，74LS17)或射隨器來提升電流。2數據選擇器的典型應用之一邏輯函數產生器八選一數據選擇器74LS151的外引線排列圖和功能表分別如圖和表所示。表：74LS151功能表 由表可以看出，當選通輸入端=0時，Y是A2、A1、A0和輸人數據D0D7的與或函數，它的表達式為(5.16.1)式中mi是A2、A1、A0構成的最小項，顯然當Di=1時，其對應的最小項mi在與或表達式中出現。當Di=0時，對應的最小項就不出現。利用這一點，可以實現組合邏輯函數。 將數據選擇器的地址選擇輸入信號A2、A1、A0作為函數的輸入變量，數據輸入D0D7作為控制信號，控制各最小項在輸出邏輯函數中是否出

18、現，選通輸入端始終保持低電平，這樣，八選一數據選擇器就成為一個三變量的函數產生器。 例如，利用八選一數據選擇器產生，可以將此函數改成下列形式 (5.16.2)式(5.16.2)符合式(5.16.1)的標準形式。考慮到式中沒有出現最小項m1、m3、m4，因而只有D0=D2=D5=D6=D7=1，而D1=D3=D4=0。由此可畫出該邏輯函數產生器的邏輯圖如圖所示。 33線-8線譯碼器用于邏輯函數產生器和數據分配器3線-8線譯碼器74LSl38的外引線排列圖和邏輯功能表分別如圖和表所示。 圖5.16.6 用74LSl51構成邏輯函數產生器 圖5.16.7 74LSl38外引線排列圖由圖和表可以看出，

19、該譯碼器有三個選通端：STA、和，只有當STA=1，=0、=0同時滿足時，才允許譯碼，否則就禁止譯碼。設置多個選通端，使得該譯碼器能被靈活地組成各種電路。在允許譯碼條件下，由功能表可寫出若要產生的邏輯函數，則只要將輸入變量A、B、C分別接到A2、A1、A0端，并利用摩根定律進行變換，可得 由此可畫出其邏輯圖如圖所示。 圖5.16.8 用74LS138構成邏輯函數產生器此外，這種帶選通輸入端的譯碼器又是一個完整的數據分配器，如果把圖中的STA作為數據輸人端，而將A2、A1、A0作為地址輸入端，則當=0時，從STA端來的數據只能通過由A2、A1、A0所確定的一根輸出線送出去。例如，當A2A1A0=

20、100時，STA的狀態(tài)將以反碼形式出現在輸出端。 4用加法器組成一個代碼轉換電路，將BCD代碼的8421碼轉成余3碼。以8421碼為輸入，余3碼為輸出，可得代碼轉換電路的邏輯真值表，如表所示。由表中可見，Y3Y2Y1Y0和DCBA所代表的二進制數始終相差0011，即十進制數的3。故可得 Y3Y2Y1Y0=DCBA+0011 (5.16.4)根據式(5.16.4)，用一片4位加法器74LS283便可接成要求的代碼轉換原理電路，如圖所示。四、實驗內容 1在圖所示原理電路中，將A0A3，分別接至數據開關。驗證譯碼器74LS48的邏輯功能。2 試用數據選擇器74LS151，設計一個監(jiān)測信號燈工作狀態(tài)的

21、邏輯電路。其條件是信號燈由紅(用R表示)、黃(用Y代表)和綠(用G表示)三種顏色燈組成，正常工作時，任何時刻只能是紅、綠或黃當中的一種燈亮。而當出現其它五種燈亮狀態(tài)時，電路發(fā)生故障，要求邏輯電路發(fā)出故障信號。 3 試用74LS138和與非門實現一位全加的功能。 五、實驗報告要求 1在圖所示原理圖中標出外引線管腳號。2寫出實驗內容2、3的設計過程，畫出實驗原理電路圖。【74ls20外引線管腳圖 及真值表】說明實驗結果。六、思考題在譯碼電路中，74LS48的輸出端與數碼管聯(lián)接時，要注意什么？七、注意事項1TTL與非門多余輸入端可接高電平，以防引入干擾。2檢查顯示器各段好壞時，可與譯碼器74LS48

22、連接后，用LT=0來實現，也可由電源+5V接470電阻限流后接到顯示器各段檢查。八、實驗元、器件集成電路74LS48 一片、74LS20 一片、74LS151 一片、74LSl38 一片、共陰七段顯示器 一片實驗三 集成觸發(fā)器 一、實驗目的 1熟悉并驗證觸發(fā)器的邏輯功能及相互轉換的方法。 2掌握集成JK觸發(fā)器邏輯功能的測試方法。 3學習用JK觸發(fā)器構成簡單時序邏輯電路的方法。 4進一步熟悉用雙蹤示波器測量多個波形的方法。 二、預習要求 1復習觸發(fā)器的基本類型及其邏輯功能。 2掌握D觸發(fā)器和JK觸發(fā)器的真值表及JK觸發(fā)器轉換成D觸發(fā)器、T觸發(fā)器、T觸發(fā)器的基本方法。 按實驗內容4的要求，設計同步

23、時序脈沖輸出器電路，其輸出波形如圖所示。 三、實驗原理與參考電路 1集成觸發(fā)器的基本類型及其邏輯功能。 按觸發(fā)器的邏輯功能分，有RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器和T觸發(fā)器。 按觸發(fā)脈沖的觸發(fā)形式分，有高電平觸發(fā)、低電平觸發(fā)、上升沿觸發(fā)和下降沿觸發(fā)以及主從觸發(fā)器的脈沖觸發(fā)等。 表分別列出了時鐘控制觸發(fā)器的特性方程和功能表。 表5.17.1 時鐘控制觸發(fā)器2觸發(fā)器的轉換 由于目前市場上供應的多為集成JK觸發(fā)器和D觸發(fā)器，很少有T觸發(fā)器和T觸發(fā)器，所以有時候我們要用一種類型的觸發(fā)器代替另一種類型的觸發(fā)器。這就需要進行觸發(fā)器的轉換。轉換方法見表。本實驗選用CMOS雙JK觸發(fā)器CD4027，其

24、功能齊全、用途廣泛。圖和表分別示出CD4027的外引線排列和功能表。圖示出CD4023(三3輸入端CMOS與非門)的外引線排列。表觸發(fā)器的轉換 圖5.17.2 CD4027外引線排列 圖5.17.3 CD4023外引線排列從功能表中可知，CD4027是具有直接清零端、在CP上升沿翻轉的邊沿觸發(fā)器。其最大工作頻率為16MHz。 表 5.17.3 CD4027功能表 四、實驗內容 1驗證JK觸發(fā)器的邏輯功能。 2將JK觸發(fā)器轉換成T觸發(fā)器和D觸發(fā)器，并驗證其功能。 3將兩個JK觸發(fā)器連接起來，即第二個JK觸發(fā)器的J、K端連接在一起，接到第一個JK觸發(fā)器的輸出端Q，輸入1kHz方波，用示波器分別觀察

25、和記錄CP、1Q、2Q的波形，理解二分頻，四分頻的概念。 4設計一個同步時序脈沖輸出器，其輸出波形如圖所示。用示波器觀察和記錄CP和輸出L的波形。五、實驗報告要求1根據實驗內容2，畫出實驗電路圖，列出電路轉換后的邏輯功能。 2根據實驗內容3，畫出實驗電路圖，以及對應繪出所測CP、1Q、2Q的電壓波形，標出幅值和周期。 3根據實驗內容4.，畫出實驗電路圖，并對應繪出CP和L的波形，標出幅值和周期。 六、思考題 1在本實驗中，能用負方波代替時鐘脈沖嗎?為什么? 2觀察同步時序邏輯控制器CP和L波形時，若CP信號送示波器CH1通道，輸出L送CH2通道，“觸發(fā)選擇”置CH1通道，示波器上所顯示的波形能

26、穩(wěn)定嗎?若不能穩(wěn)定，應如何選擇觸發(fā)電壓? 七、注意事項 1本實驗使用的集成芯片(CD4027和CD4023均為CMOS集成電路，因此必須嚴格遵守CMOS集成電路的使用規(guī)則。 2用示波器觀察多個波形時，最好采用外觸發(fā)方式，并且選用頻率最低的電壓作外觸發(fā)電壓。 八、實驗元、器件雙JK觸發(fā)器 CD4027 1片 三3輸入與非門 CD4023 1片 計數器設計-參考材料 一，實驗目的 1掌握中規(guī)模集成計數器74LS161、74LS192的邏輯功能。 2學會用中規(guī)模集成計數器構成任意進制計數器的方法。 3進一步熟悉用示波器測試計數器輸出波形的方法。 二、預習要求 1復習計數、譯碼和顯示電路的工作原理。

27、2預習中規(guī)模集成計數器74LS161、74LS192的邏輯功能及使用方法。 3按實驗內容2、3、4的要求，設計并畫出邏輯電路圖。 4繪出十進制計數、譯碼、顯示電路中各集成芯片之間的連接圖。 三、實驗原理與參考電路 計數、譯碼、顯示電路是由計數器、譯碼器和顯示器三部分組成的。 1計數器 計數器是典型的時序邏輯電路，它用來累計和記憶輸入脈沖的個數。計數是數字系統(tǒng)中非常重要的基本操作，所以也是應用最廣泛的邏輯部件之一。 集成計數器是中規(guī)模集成電路，其種類有很多。如果按各觸發(fā)器翻轉的次序分類，計數器可分為同步計數器和異步計數器兩種。在同步計數器電路中，所有觸發(fā)器都以輸入計數脈沖為時鐘脈沖，應翻轉的觸發(fā)

28、器同時翻轉。在異步計數器電路中，有的觸發(fā)器以計數脈沖作為時鐘脈沖，有的則以其它觸發(fā)器的輸出作為時鐘脈沖，故而狀態(tài)更新有先有后，稱為異步；如果按照計數數字的增減分類，可分為加法計數器、減法計數器和可逆計數器三種；如果按計數器進位規(guī)律分類，可分為二進制計數器、十進制計數器和N進制計數器三種。 計數器常從零開始計數，所以應具有“置零(清除)”功能。此外計數器還有“預置數”的功能，通過預置數據于計數器中，可以使計數器從任意值開始計數。 常用集成計數器均有典型產品，不必自己設計，只需合理選用即可。下面介紹幾種常用的集成計數器。(1) 74LS192同步十進制可逆計數器圖和表分別示出74LS192的外引線

29、排列圖和功能表。 表5.18.3 74LS192功能表 74LS192是同步十進制可逆計數器，具有雙時鐘和可預置功能。 當清除端CR=1時，無論有無計數脈沖，Q3Q0均為0，即為異步清除。當置數端=0時，無論有無計數脈沖，數據輸入端D3D0所置數據被并行送到輸出端Q3Q0。 當CPD=1，計數脈沖從CPu送入，則在CP上升沿的作用下，計數器進行加計數，加到9后，進位輸出端=0。當CPu=1，計數脈沖從CPD送入，則在CP上升沿的作用下， 進行減計數，減到0后，借位輸出端=0。(2) 74LS161 4位二進制同步計數器 圖5.18.3和表5.18.4分別示出74LS161外引線排列圖和功能表。

30、 74LS161是TTL集成同步四位二進制計數器，它的主要功能為 異步清除：當=0時，無論有無CP，計數器立即清零，Q3Q0均為0，稱為異步清除。同步預置：當=0時，在時鐘脈沖上升沿的作用下，Q3=D3，Q2=D2，Q1=D1，Q0=D0。計數：當使能端ETP=ETT=1時，計數器計數。鎖存：當使能端=0或=0時，計數器禁止計數，為鎖存狀態(tài)。圖5.18.3 74LS161外引線排列2任意進制計數器 如果要用中規(guī)模集成計數器構成任意進制的計數器，可用反饋清零法和反饋置數法。 （1）反饋清零法在計數過程中，將某個中間狀態(tài)N1反饋到清除端，使計數器返回到零重新開始計數。這樣可將模較大的計數器作為模較?。镹）的計數器使用。若是異步清除，則N=N1，有毛刺；若是同步清除，則N=N1+1，且無毛刺。（2）反饋置數法反饋置數法可分為三種：（a）將數據輸入端全部接地（所置數為零），然后將某個中間狀態(tài)N1反饋到輸入端，當計數到N1時，置數端為有效電平，將預先預置的數（零）送到輸出端，即計數器全部清零。（若為同步置數，計數器的模N=N1+1，異步置數，則N=N1）(b) 將模為N1的計數器的進位信號反饋到置數端，并將數據輸入端置成最小數N2。則同步置數時，N=N1-N2；異步置數時N=N1-N2-1（此類計數器稱為可編程補碼計數器）。(c) 將數據輸入端置成最小數N2