DDS基于AD9850的波形發(fā)生器設(shè)計(jì)

1、Yibin University基于DDS技術(shù)的任意波形發(fā)生器的設(shè)計(jì)專 業(yè)： 電子信息科學(xué)與技術(shù) 學(xué)生姓名： 王薊 鄧青 畢俊強(qiáng) 張騰翼 羅麗 院 系： 物理與電子工程學(xué)院 年級(jí)、班： 2012級(jí)勵(lì)志班 指導(dǎo)教師： 文良華 2014年6月6日 摘 要本系統(tǒng)設(shè)計(jì)一個(gè)正弦信號(hào)發(fā)生器。，使用CORTEX-M4單片機(jī)作為中央控制器，Cortex-M4 處理器是由 TI 專門(mén)開(kāi)發(fā)的最新嵌入式處理器，用以滿足需要有效且易于使用的控制和信號(hào)處理功能混合的數(shù)字信號(hào)控制市場(chǎng)。 高效的信號(hào)處理功能與 Cortex-M 處理器系列的低功耗、低成本和易于使用的優(yōu)點(diǎn)的組合，旨在滿足專門(mén)面向電動(dòng)機(jī)控制、汽車(chē)、電源管理、嵌

2、入式音頻和工業(yè)自動(dòng)化市場(chǎng)的新興類別的靈活解決方案。 傳統(tǒng)的頻率合成器，通常從一排晶振蕩器產(chǎn)生的各種頻率通過(guò)開(kāi)關(guān)進(jìn)行頻率混合。也有的采用眾所周知的鎖相環(huán)(PLL)技術(shù)實(shí)現(xiàn)頻率合成。隨著數(shù)字技術(shù)的飛速發(fā)展，用數(shù)字控制方法從一個(gè)參考頻率源產(chǎn)生多種頻率，即直接數(shù)字合成技術(shù)(DDS)異軍突起。本設(shè)計(jì)使用世界流行的美國(guó)ADI公司生產(chǎn)的AD9850頻率合成器正是應(yīng)用這種DDS技術(shù)的典型熱門(mén)產(chǎn)品之一，AD9850采用先地蝗CMOS工藝，其功耗在3.3V供電時(shí)僅為155mW，擴(kuò)展工業(yè)級(jí)溫度范圍為-4080，采用28腳SSOP表面封裝形式，結(jié)合DDS芯片AD9850，產(chǎn)生015MHz頻率可調(diào)的正弦信號(hào)；

3、調(diào)制信號(hào)為1KHz的正弦波，調(diào)制信號(hào)的產(chǎn)生采用DDS技術(shù)；系統(tǒng)采用全中文菜單操作方式，操作簡(jiǎn)單，快捷，且系統(tǒng)的精度和穩(wěn)定性高。 關(guān)鍵字：正弦信號(hào)  CORTEX-M4  AD9850  DDS技術(shù) 1 前言信號(hào)發(fā)生器廣泛應(yīng)用于電子電路、自動(dòng)控制和科學(xué)試驗(yàn)等領(lǐng)域。是一種為電子測(cè)量和計(jì)量工作提供符合嚴(yán)格技術(shù)要求的電信號(hào)設(shè)備，也是應(yīng)用最廣泛的電子儀器之一，幾乎所有的電參量的測(cè)量都需要用到信號(hào)發(fā)生器。本設(shè)計(jì)研究的信號(hào)發(fā)生器的基本思路是：基于DDS芯片AD9850基礎(chǔ)的任意波形發(fā)生器。系統(tǒng)是基于AD9850芯片產(chǎn)生的波形。它是由相位累

4、加器、正弦查詢表、D/A轉(zhuǎn)換器組成的集成芯片。其中相位累加器的位數(shù)N=32位，尋址RAM用14位，舍去18位，采用高速10位數(shù)模轉(zhuǎn)換，DDS的時(shí)鐘頻率為125MHz，輸出信號(hào)頻率分辨率可達(dá)0.0291Hz；系統(tǒng)的微處理器采用CORTEX-M4，外圍電路主要是接口電路、調(diào)幅電路、濾波電路和積分電路的設(shè)計(jì)。同時(shí)還包括鍵盤(pán)接口。系統(tǒng)的軟件主要是啟動(dòng)和初始化CORTEX-M4，然后處理鍵盤(pán)輸入的頻率控制字和相位控制字，并將其轉(zhuǎn)換為32位的二進(jìn)制數(shù)的控制字，最后并行遞交給AD9850并啟動(dòng)AD9850，讓它實(shí)現(xiàn)從正弦查詢表中取數(shù)產(chǎn)生波形再輸出。2.方案設(shè)計(jì)2.1 DDS的基本原理1971年，美國(guó)學(xué)者J.

5、 Tierncy, C. M. Rader和B. Gold提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理。限于當(dāng)時(shí)的技術(shù)和器件水平，它的性能指標(biāo)尚不能與已有的技術(shù)相比，故未受到重視。近20年間，隨著技術(shù)和器件水平的提高，一種新的頻率合成技術(shù)直接數(shù)字合成頻率合成（DDS）得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的佼佼者。DDS基本原理圖如圖1所示，DDS由相位累加器，只讀存儲(chǔ)器，數(shù)模轉(zhuǎn)換器DAC及低通濾波器組成。 以合成正弦波為例，幅值表ROM中存有正弦波的幅值碼，相位累加器在時(shí)鐘fc的觸發(fā)下，對(duì)頻率控制字K進(jìn)行累加，相位累加器

6、輸出的相位序列（即相碼）作為地址去尋址ROM，得到一系列離散的幅度編碼（即幅碼）。該幅碼經(jīng)過(guò)DAC變換后得到模擬的階梯電壓，再經(jīng)過(guò)低通濾波器平滑后，即得到所需的正弦信號(hào)。一般將相位累加器和ROM合稱為NCO（數(shù)控振蕩器） Clockba相位累加器波形存儲(chǔ)器D/ALPF頻率控制字 圖1 DDS的基本原理圖 相位累加器的結(jié)構(gòu)如圖2所示，由N位字長(zhǎng)的二進(jìn)制加法器與一個(gè)由時(shí)鐘取樣所得的N位二進(jìn)制相位累加寄存器級(jí)聯(lián)構(gòu)成，加法器的一個(gè)出入端與相位寄存器的輸出端相連，另一個(gè)輸入端相連，另一個(gè)輸入端是外部的頻率控制字K。每來(lái)一個(gè)時(shí)鐘脈沖，加法器將頻率控制數(shù)據(jù)與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送

7、至累加寄存器的數(shù)據(jù)輸入端。累加寄存器將加法器在上一個(gè)時(shí)鐘作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘的作用下繼續(xù)與頻率控制數(shù)據(jù)相加。這樣，相位累加器在參考時(shí)鐘的作用下，進(jìn)行線性相位累加，當(dāng)相位累加器累加滿是就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作，這個(gè)周期就是DDS合成信號(hào)的一個(gè)頻率周期，累加器的溢出頻率就是DDS輸出的信號(hào)頻率。 圖2 相位累加器的結(jié)構(gòu)設(shè)相位累加器的位數(shù)為N，時(shí)鐘頻率為fc, 當(dāng)頻率控制字為K時(shí)，DDS的輸出頻率fo為： fo=K×fc/2N2.2 DDS的特點(diǎn) 其主要優(yōu)點(diǎn)有：（1）頻率轉(zhuǎn)換快：DDS頻率轉(zhuǎn)換時(shí)間短，一般在納秒級(jí)；（2）分辨率高

8、：大多數(shù)DDS可提供的頻率分辨率在1 Hz數(shù)量級(jí)，許多可達(dá)0.001 Hz；（3）頻率合成范圍寬；（4）相位噪聲低，信號(hào)純度高；（5）可控制相位：DDS可方便地控制輸出信號(hào)的相位，在頻率變換時(shí)也能保持相位聯(lián)系；（6）生成的正弦/余弦信號(hào)正交特性好等。因此，利用DDS技術(shù)特別容易產(chǎn)生頻率快速轉(zhuǎn)換、分辨率高、相位可控的信號(hào)這在電子測(cè)量、雷達(dá)系統(tǒng)、調(diào)頻通信、電子對(duì)抗等領(lǐng)域具有十分廣泛的應(yīng)用前景。2.3 系統(tǒng)的總體設(shè)計(jì)2.3.1 本設(shè)計(jì)的技術(shù)指標(biāo) 本設(shè)計(jì)要求的波形發(fā)生器可產(chǎn)生正弦波、方波、三角波以及便于產(chǎn)生頻率可變而且具有高分辨率的波形。它要求頻率范圍在0MHz40MHz，要求幅值范圍在 -10V+1

9、0V。2.3.2 系統(tǒng)方案本設(shè)計(jì)采用的是直接數(shù)字法設(shè)計(jì)波形發(fā)生器中的基于相位累加器的數(shù)字頻率合成法。這種結(jié)構(gòu)主要由相位累加器、數(shù)據(jù)存儲(chǔ)器、D/A轉(zhuǎn)換器、低通濾波器組成，它是一種全新的直接數(shù)字合成方式。 圖3 基于相位累加器的直接數(shù)字合成結(jié)構(gòu)圖在此設(shè)計(jì)中的基于DDS技術(shù)的信號(hào)發(fā)生器，是通過(guò)用單片機(jī)編程將控制字并行送入DDS芯片AD9850，然后由AD9850產(chǎn)生波形輸出，即采用基于相位累加器的數(shù)字頻率合成法，利用直接數(shù)字合成芯片AD9850產(chǎn)生波形。在該芯片中集成了相位累加器、正弦查詢表、D/A轉(zhuǎn)換器以及高速的比較器。我們?cè)偌尤雴纹瑱C(jī)、濾波器和一個(gè)微分電路就可實(shí)現(xiàn)我們所要的波形了。要想實(shí)現(xiàn)我們想

10、要的頻率和幅度值，因?yàn)樵贒DS系統(tǒng)中決定頻率大小的是頻率控制字，所以我們可以通過(guò)鍵盤(pán)由用戶鍵入十進(jìn)制數(shù)，再由單片機(jī)編程控制將十進(jìn)制轉(zhuǎn)化成對(duì)應(yīng)的二進(jìn)制，然后送入AD9850產(chǎn)生波形。而幅值是通過(guò)調(diào)幅電路實(shí)現(xiàn)的。2.3.3 系統(tǒng)原理圖 考慮到各方面的原因，可以得到系統(tǒng)框圖如下： 圖4 系統(tǒng)總框圖此系統(tǒng)主要由鍵盤(pán)、接口電路、M4、DDS芯片AD9850及調(diào)理電路5部分組成。外圍電路由單片機(jī)的復(fù)位電路和振蕩電路組成。調(diào)理電路部分由低通濾波器、調(diào)幅電路和微分電路組成。3 單元電路設(shè)計(jì)3.1 單片機(jī)的選擇現(xiàn)在單片機(jī)種類比較多，在本設(shè)計(jì)中我們選擇CORTEX-M4單片機(jī)。 CORTEX-M4單片機(jī)的基本組成

11、請(qǐng)參見(jiàn)圖5 圖5 CORTEX-M4 單片機(jī)結(jié)構(gòu)框圖 Cortex-M4 處理器已設(shè)計(jì)為具有適用于數(shù)字信號(hào)控制市場(chǎng)的多種高效信號(hào)處理功能。Cortex-M4 處理器采用擴(kuò)展的單周期乘法累加 (MAC) 指令、優(yōu)化的 SIMD 運(yùn)算、飽和運(yùn)算指令和一個(gè)可選的單精度浮點(diǎn)單元 (FPU)。這些功能以表現(xiàn) ARM Cortex-M 系列處理器特征的創(chuàng)新技術(shù)為基礎(chǔ)。 32 位 ARM Cortex-M4F 架構(gòu)針對(duì)小封裝嵌入式應(yīng)用進(jìn)行了優(yōu)化 80-MHz 運(yùn)行速度；100 DMIPS 性能 優(yōu)越的處理性能和更快的中斷處理。 混合 16 位/32 位的 Thumb-2 指令集提供與 32 位 ARM 內(nèi)核

12、所期望的高性能而采用了更緊湊的內(nèi)存大小，而這通常在 8 位和 16 位設(shè)備相關(guān)的存儲(chǔ)容量中，特別是在微控制器級(jí)應(yīng)用的幾千字節(jié)存儲(chǔ)中。 單周期乘法指令和硬件除法器 精確的位操作（bit-banding），不僅最大限度的利用了存儲(chǔ)器空間而且還改良了對(duì)外設(shè)的控制 非對(duì)齊式數(shù)據(jù)訪問(wèn)，使數(shù)據(jù)能夠更為有效的安置到存儲(chǔ)器中 符合 IEEE754 的單精度浮點(diǎn)單元 (FPU) 16 位 SIMD 矢量處理單元 快速代碼執(zhí)行允許更低的處理器時(shí)鐘和增加休眠模式時(shí)間 Harvard 結(jié)構(gòu) - 將數(shù)據(jù)和指令所使用的總線進(jìn)行了分離 高效的處理器內(nèi)核，系統(tǒng)和存儲(chǔ)器 硬件除法和以快速數(shù)字信號(hào)處理為導(dǎo)向的乘加 采用飽和算法處

13、理信號(hào) 對(duì)時(shí)間苛刻的應(yīng)用提供可確定的, 高性能的中斷處理 存儲(chǔ)器保護(hù)單元為操作系統(tǒng)機(jī)能提供特權(quán)操作模式 增強(qiáng)的系統(tǒng)調(diào)試提供全方位的斷點(diǎn)和跟蹤能力 串行線調(diào)試和串行線跟蹤減少調(diào)試和跟蹤過(guò)程中需求的管腳數(shù) 從 ARM7 處理器系列中移植過(guò)來(lái)，以獲得更好的性能和電源效率 針對(duì)高達(dá)指定頻率的單周期 Flash 存儲(chǔ)器使用情況而設(shè)計(jì)。詳見(jiàn) “內(nèi)部存儲(chǔ)器”圖6 CORTEX-M4引腳圖Cortex-M4F 系統(tǒng)組件細(xì)節(jié)Cortex-M4F 包含以下系統(tǒng)組件： SysTick24 位的遞減定時(shí)器，可被用作實(shí)時(shí)操作系統(tǒng) (RTOS) 的節(jié)拍定時(shí)器，或者作為一個(gè)簡(jiǎn)單的計(jì)數(shù) 器，參見(jiàn) “系統(tǒng)定時(shí)器（SysTick

14、）” 嵌套式向量化中斷控制器（NVIC）一個(gè)嵌入的中斷控制器，支持低延遲中斷處理，參見(jiàn) “嵌套式向量化中斷控制器 （NVIC）” 系統(tǒng)控制模塊 (SCB)處理器的編程模型接口。系統(tǒng)控制塊 (SCB) 提供系統(tǒng)實(shí)現(xiàn)信息和系統(tǒng)控制，包括系統(tǒng)異常的配 置、控制和報(bào)告（請(qǐng)參考“系統(tǒng)控制模塊 (SCB)”（107頁(yè)）。 存儲(chǔ)器保護(hù)單元 (MPU)通過(guò)為不同的內(nèi)存區(qū)定義內(nèi)存屬性來(lái)提高系統(tǒng)的穩(wěn)定性。MPU 提供多達(dá) 8 個(gè)不同區(qū)和一個(gè)可選 的預(yù)定義的背景區(qū)，參見(jiàn) “存儲(chǔ)器保護(hù)單元 (MPU)” 浮點(diǎn)單元 (FPU)完全支持單精度的加、減、乘、除、乘加以及平方根操作。它還可用于轉(zhuǎn)換定點(diǎn)和浮點(diǎn)數(shù)據(jù)格 式，并提供

15、浮點(diǎn)常數(shù)指令3.2 DDS芯片AD9850的主要性能AD9850 是美國(guó)AD 公司生產(chǎn)的最高時(shí)鐘速率為125MHz ,采用先進(jìn)的CMOS 技術(shù)制造出來(lái)的直接數(shù)字式頻率合成器。它具有頻率分辨率高、輸出頻譜純度高和快速頻率轉(zhuǎn)換等性能,同時(shí),該器件還具有體積小、使用簡(jiǎn)便、性能價(jià)格比高的優(yōu)點(diǎn)。在便攜式通信、雷達(dá)系統(tǒng)、跳頻通信等領(lǐng)域具有廣泛的應(yīng)用前景。AD9850的主要性能特點(diǎn)(1)125MHz時(shí)鐘速度(2)集成在一塊集成電路板上的高性能DAC和高速比較器(3)在40MHz模擬輸出時(shí)，DAC輸出的SFDR>50db(4)32b 頻率控制字(5)簡(jiǎn)單的控制接口：并行或串行輸入形式(6)具有相位調(diào)制能

16、力。(7) +3.3V或+5V電源均可工作。(+5V時(shí)，380mW、125M時(shí)鐘；+3.3V時(shí)，155mW)(8)功率下調(diào)功能(9)極小的28管腳表面封裝形式AD9850主要可用于以下幾個(gè)方面：(1)靈活可變的正弦波合成器(2)可用于數(shù)字通信的時(shí)鐘恢復(fù)和鎖定回路(3)數(shù)控ADC譯碼器(4)靈活可變的本振合成器。AD9850的管腳介紹AD9850外形圖如下圖：D0 D4 D1 D5D2 D6D3 LSB MSB D7DGND DGNDDVDD DVDDW_CLK RESETFQ_UD IOUTCLKIN IOUTB AGND AGND AVDD AVDD RSET DACBL QOUTB VIN

17、PQOUT VINN 圖7 AD9850的引腳排列圖管腳功能說(shuō)明：CLKIN：參考時(shí)鐘輸入，此時(shí)鐘輸入可以是連續(xù)的CMOS序列，也可以是經(jīng)1/2電源電壓偏置的模擬正弦波輸入。RSET： 是DAC外部電阻RSET連接處，此電阻設(shè)置了DAC輸出電流的幅值，一般情況下Iout =10mA , Rset = 3. 9k , Rset 與Iout 的關(guān)系式為Iout= 32 ×1.248V/ Rset 。AGND：模擬電路地（模擬電路有DAC和比較器）。DGND：數(shù)字電路地。DVDD：數(shù)字電路電源。AVDD：模擬電路電源。W_CLK：控制字輸入時(shí)鐘，在此時(shí)鐘用來(lái)并行或串行輸入頻率或相位控制字。

18、FQ_UD：頻率更新時(shí)鐘。在此時(shí)鐘的上升沿，DDS將刷新已輸入到數(shù)據(jù)輸入寄存器中的頻率（或相位）字，使數(shù)據(jù)輸入寄存器歸零。D0D7：8bits數(shù)據(jù)輸入。這是一個(gè)用于重復(fù)輸入32bits頻率和8bits相位/頻率控制字的8bits數(shù)據(jù)端口，D7是高位，D0是最低位（25腳），它還是40bits串行數(shù)據(jù)輸入端口。RESRT：重新設(shè)置。這是整片重新設(shè)置功能，當(dāng)此腳置高電平時(shí)，它清除（除輸入寄存器）的所有寄存器，DAC的輸出在一個(gè)追加的時(shí)鐘T后變成COSO。IOUT：DAC的模擬電流輸出。IOUTB：DAC的補(bǔ)充模擬電流輸出。DACBL：DAC基準(zhǔn)線，這是DAC基準(zhǔn)電壓參考。VIN：不轉(zhuǎn)換電平輸入，這

19、是比較器的同相輸入。VINN：轉(zhuǎn)換電平輸入，這是比較器的反相輸入。QOUT：輸出為真，這是比較器的真正輸出。QOUTB：輸出補(bǔ)充，這是比較器的補(bǔ)充輸出。AD9850的工作原理:AD9850 內(nèi)含可編程DDS 系統(tǒng)和高速比較器,能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。可編程DDS 系統(tǒng)的核心是相位累加器, 它由一個(gè)加法器和一個(gè)N位相位寄存器組成, N 一般為2432。每來(lái)一個(gè)外部參考時(shí)鐘,相位寄存器便以步長(zhǎng)M 遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查詢表包含一個(gè)正弦波周期的數(shù)字幅度信息, 每一個(gè)地址對(duì)應(yīng)正弦波中0°360°范圍的一個(gè)相位點(diǎn)。查詢表把輸入

20、地址的相位信息映射成正弦波幅度信號(hào), 然后驅(qū)動(dòng)DAC 以輸出模擬量。相位寄存器每過(guò)2N/ M 個(gè)外部參考時(shí)鐘后返回到初始狀態(tài)一次, 相應(yīng)地正弦查詢表每經(jīng)過(guò)一個(gè)循環(huán)也回到初始位置, 從而使整個(gè)DDS 系統(tǒng)輸出一個(gè)正弦波。輸出的正弦波周期TO = Tc2N/ M , 頻率fout = Mfc/ 2N ,Tc 、fc 分別為外部參考時(shí)鐘的周期和頻率。AD9850 采用32 位的相位累加器將信號(hào)截?cái)喑?4 位輸入到正弦查詢表,查詢表的輸出再被截?cái)喑?0 位后輸入到DAC , DAC 再輸出兩個(gè)互補(bǔ)的電流。DAC 滿量程輸出電流通過(guò)一個(gè)外接電阻RSET調(diào)節(jié), 調(diào)節(jié)關(guān)系為ISET = 32 (1. 248

21、V/ RSET) , RSET的典型值是3. 9k。將DAC 的輸出經(jīng)低通濾波后接到AD9850 內(nèi)部的高速比較器上即可直接輸出一個(gè)抖動(dòng)很小的方波。其系統(tǒng)功能如圖8。AD9850 在接上精密時(shí)鐘源和寫(xiě)入頻率相位控制字之后就可產(chǎn)生一個(gè)頻率和相位都可編程控制的模擬正弦波輸出, 此正弦波可直接用作頻率信號(hào)源或經(jīng)內(nèi)部的高速比較器轉(zhuǎn)換為方波輸出。在125MHz 的時(shí)鐘下, 32 位的頻率控制字可使AD9850 的輸出頻率分辨率達(dá)0. 0291Hz ; 并具有5位相位控制位,而且允許相位按增量180°、90°、45°、22. 5°、11. 25°或這些值的

22、組合進(jìn)行調(diào)整。參考時(shí)鐘輸入DAC RSET主復(fù)位模擬信號(hào)輸出10位DAC高速DDS32位控制字相位和控制字模擬信號(hào)輸入頻率更新數(shù)據(jù)寄存器復(fù)位頻率/相位數(shù)據(jù)寄存器時(shí)鐘輸出+字輸入時(shí)鐘時(shí)鐘輸出-數(shù)據(jù)輸入寄存器并行輸入串行輸入1位×408位×5 頻率/相位控制數(shù)據(jù)輸入圖8 AD9850系統(tǒng)的功能框圖AD9850的控制字與控制時(shí)序：AD9850 有40 位控制字, 32 位用于頻率控制,5 位用于相位控制, 1 位用于電源休眠( Power down) 控制, 2 位用于選擇工作方式。這40 位控制字可通過(guò)并行方式或串行方式輸入到AD9850 ,圖9控制字并行輸入的控制時(shí)序圖, 在

23、并行裝入方式中,通過(guò)8 位總線D0 D7 將可數(shù)據(jù)輸入到寄存器,在重復(fù)5 次之后再在FQ - UD 上升沿把40 位數(shù)據(jù)從輸入寄存器裝入到頻率/ 相位數(shù)據(jù)寄存器(更新DDS 輸出頻率和相位) , 同時(shí)把地址指針復(fù)位到第一個(gè)輸入寄存器。接著在W - CL K 的上升沿裝入8位數(shù)據(jù),并把指針指向下一個(gè)輸入寄存器,連續(xù)5 個(gè)W - CL K 上升沿后, W - CL K 的邊沿就不再起作用,直到復(fù)位信號(hào)或FQ - UD 上升沿把地址指針復(fù)位到第一個(gè)寄存器。在串行輸入方式, W - CL K 上升沿把25 引腳的一位數(shù)據(jù)串行移入, 先傳低位，再傳高位。當(dāng)移動(dòng)40 位后, 用一個(gè)FQ-UD 脈沖即可更新

24、輸出頻率和相位。圖10 是相應(yīng)的控制字串行輸入的控制時(shí)序圖。AD9850 的復(fù)位(RESET) 信號(hào)為高電平有效,且脈沖寬度不小于5 個(gè)參考時(shí)鐘周期。AD9850 的參考時(shí)鐘頻率一般遠(yuǎn)高于單片機(jī)的時(shí)鐘頻率, 因此AD9850 的復(fù)位(RESET) 端可與單片機(jī)的復(fù)位端直接相連。值得一提的是: 用于選擇工作方式的兩個(gè)控制位,無(wú)論并行還是串行最好都寫(xiě)成00 ,并行時(shí)的10、01 和串行時(shí)的10、01、11 都是工廠測(cè)試用的保留控制字,不慎使用可能導(dǎo)致難以預(yù)料的后果。W3W4W0W1W2DATAW_CLKFQ_UD圖9 控制字并行輸入的時(shí)序圖40周期.D39999D0D1D2DATAW_CLKFQ_

25、UD 圖10控制字串行輸入的時(shí)序圖控制字的計(jì)算：(a) 相位控制字的計(jì)算：AD9850中40位控制字中有5位是用于相位控制的，所以，相位控制的精度為，用二進(jìn)制表示為00001，根據(jù)實(shí)際需要，設(shè)置不同的相位控制字，就可以實(shí)現(xiàn)精確的相位控制。在本設(shè)計(jì)中輸出的相移為90度，其相位控制字為：01000。(b) 頻率控制字的計(jì)算：設(shè)輸出信號(hào)的頻率為fOUT，參考頻率為CLKIN，AD9850的頻率控制字為phase，則三者之間的關(guān)系為：phase=（fOUT×）/CLKIN在本設(shè)計(jì)中要求輸出8種不同的頻率也即有8個(gè)不同的頻率控制字，所用到的參考時(shí)鐘CLKIN為125MHz。8種不同頻率字的計(jì)算

26、：（1）當(dāng)fOUT=2kHz時(shí),phase=68719D =10C6FH（2）當(dāng)fOUT=80kHz時(shí)，phase=2748779D=29F16BH（3）當(dāng)fOUT=200kHz時(shí)，phase=6871948D=68DB8BH（4）當(dāng)fOUT=800kHz時(shí)，phase=27487790D=1A36E2EH（5）當(dāng)fOUT=2MHz時(shí)，phase=68719477D=4189375 H（6）當(dāng)fOUT=8 MHz時(shí)，phase=27487907D=10624DD3H（7）當(dāng)fOUT=20 MHz時(shí)，phase=28F5C28FD=28F5C28FH（8）當(dāng)fOUT=40 MHz時(shí)，phase=

27、51EB851FD=51EB851FH3.3 AD9850與單片機(jī)的接口設(shè)計(jì)CORTEX-M4并行加載AD9850的接口電路如圖11，為明晰可見(jiàn)，圖中僅畫(huà)出了與并行加載有關(guān)的信號(hào)線。圖4.7中，AD9850引腳14、2528為8位數(shù)據(jù)線D0D7，AD9850的頻率/相位控制字一共有40位，采用并行加載方式時(shí)，需連續(xù)加載5次，每次傳送的頻控字位數(shù)分配見(jiàn)表4.3，其中，D7為最高位，D0為最低位，串行方式時(shí)，僅使用D7位（管腳25），AD9850引腳7WCLK是加載時(shí)鐘，與引腳8FQUD配合，完成數(shù)據(jù)加載，F(xiàn)QUD為頻率/相位更新控制，在FQUD的上升沿，DDS更新頻率、相位，同時(shí)將指針指向第一個(gè)

28、寄存器W0，CLKIN是AD9850的參考時(shí)鐘，即芯片的工作時(shí)鐘頻率，可由晶振提供，本文中選擇AD9850的時(shí)鐘為125MHz。CORTEX-M4的P1.0P1.7接AD9850的D0D7，CORTEX-M4的P3.0接AD9850的WCLK，CORTEX-M4的P3.1接AD9850的FQUD。 圖11 CORTEX-M4并行加載AD9850接口電路3.3.1 調(diào)幅電路的設(shè)計(jì)在AD9850內(nèi)集成的D/A轉(zhuǎn)換器輸出的信號(hào)需經(jīng)低通濾波后才能得到我們想要的信號(hào)，AD9850內(nèi)的D/A轉(zhuǎn)換器是屬于電流輸出型的，而低通濾波器輸入的信號(hào)是電壓信號(hào)，這就需要在它們之間加入I/V轉(zhuǎn)換電路（調(diào)幅電路）來(lái)實(shí)現(xiàn)電

29、流和電壓的轉(zhuǎn)換。I/V轉(zhuǎn)換電路有多種方式，在這里我們使用雙極性輸出的I/V轉(zhuǎn)換電路。圖12 I/V轉(zhuǎn)換電路如圖4.7所示為I/V轉(zhuǎn)換電路，如果需要改變輸出電壓的極性，把VEF改變極性就能實(shí)現(xiàn)，因?yàn)閂EF的極性決定了電流的流動(dòng)方向。所以電壓輸出的范圍可以通過(guò)VREF來(lái)實(shí)現(xiàn)。其輸出電壓公式為：在本設(shè)計(jì)中AD9850中的D/A轉(zhuǎn)換器輸出的電流滿量程輸出為10mA，也即I/V轉(zhuǎn)換電路的輸入電流為10mA，要求輸出的電壓幅值為-10V+10V，也即UO的輸出范圍為-10V+10V。在這里我們可以設(shè)=500，=1k，如果要求電壓輸出的范圍為-10V+10V，則變化范圍為0V10V。其詳細(xì)對(duì)應(yīng)關(guān)系見(jiàn)表3.2

30、。表3.2 電流/電壓對(duì)應(yīng)表VREFUO0 V-10V5 V0 V10 V10V總之，I/V轉(zhuǎn)換電路實(shí)現(xiàn)的功能有兩個(gè)，一是實(shí)現(xiàn)I/V的轉(zhuǎn)換，二是實(shí)現(xiàn)信號(hào)發(fā)生器的調(diào)幅功能。3.3.2 濾波電路的設(shè)計(jì)在本設(shè)計(jì)中在低通濾波部分中，采用壓控電壓源型二階濾波電路，如圖13所示。圖13電壓源型二階濾波電路本文中頻率輸出的范圍是040MHz，而且輸出的是8種不同的頻率值，由于輸出的頻率范圍較廣，所以我們采取分段濾波的形式進(jìn)行濾波，即使用多個(gè)濾波電路進(jìn)行濾波。由于采用多個(gè)濾波電路，而調(diào)幅電路輸出只有一路。所以在濾波電路和調(diào)幅電路之間需加入一個(gè)模擬開(kāi)關(guān)，在這里我們選用CD4052，CD4052是雙向雙四選1的模

31、擬開(kāi)關(guān)，工作電壓VCC是7.5V，IC30mA。在040MHz中，分成4個(gè)頻率段進(jìn)行濾波，其中低頻段分三個(gè)段，高頻段分一段，具體如下：（1）0100kHz， 濾波電路的截止頻率選120k，即fO=120kHz。（2）100kHz1MHz， 濾波電路的截止頻率選1.2MHz，即fO=1.2MHz。（3）1MHz10MHz， 濾波電路的截止頻率選12MHz，即fO=12MHz。（4）10MHz40MHz， 濾波電路的截止頻率選42MHz，即fO=42MHz。根據(jù)對(duì)低通濾波電路截止頻率的要求，首先選擇C值。電容的選擇原則見(jiàn)表3.3，濾波電路的品質(zhì)因數(shù)Q=0.707，這時(shí)的幅頻特性最平坦，接近于理想低

32、通濾波的幅頻特性。但為了使輸出的信號(hào)不發(fā)生改變，也即增益放大倍數(shù)為1.這時(shí)需要在濾波電路后再加一個(gè)放大器來(lái)降低它的增益放大倍數(shù)。表3.3二階有源濾波器設(shè)計(jì)電容選擇用表fo/Hz<1001001000(110)×103(10100) ×103>100×103C/F100.10.10.010.010.00110-310-410-410-5第一個(gè)濾波電路的參數(shù)設(shè)計(jì)：因?yàn)閒O=120kHz>100×103Hz,所以選C1=C2=1×10-5F。=133k,可以得=1.586,而,取=200k，則=117.2 k。第二個(gè)濾波電路的參數(shù)設(shè)計(jì)：因?yàn)閒O=1.2MHz>100×103Hz,所以選C1=C2=1×10-5F。=13 k，可以得=1.586，而,取=20k，則=11.72 k。第三個(gè)濾波電路的參數(shù)設(shè)計(jì)：因?yàn)閒O=12MHz>100×103Hz,所以選C1=C2=1×10-5F。=1.3 k,可以得=1.586，而，取=2k，則=1.172k。第四個(gè)濾波電路的參數(shù)設(shè)計(jì)：因?yàn)閒O=4