




版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、2016年TI杯江蘇省大學(xué)生電子設(shè)計競賽 脈沖信號參數(shù)測量儀(E)參賽學(xué)校: 南京大學(xué)參賽編號: NJ100參賽隊員: 張彪、李少創(chuàng)、韋媛馨 南 京 大 學(xué)二一六年七月二十八日摘要 本作品基于對脈沖信號參數(shù)測量儀的設(shè)計,以Alter公司的Cyclone FPGA為控制核心,TI公司的單片機MSP430F5529為從機,由信號前置處理模塊、雙比較器比較模塊、單片機采樣輸出與顯示模塊等組成,具有寬輸入范圍和精確度相對高的特點。前級用電阻分壓網(wǎng)路將信號進行固定3倍衰減,一路信號直接供單片機采樣。得到幅值參數(shù),另一路信號經(jīng)過由單片機控制的VCA810程控放大、OPA847固定7倍增益放大,可以在確保保
2、護VCA810和不影響脈沖信號特性的情況下將任意0.110V幅值輸入的脈沖信號統(tǒng)一調(diào)整到幅值3V,進而可以輸給FPGA進行下一步的處理,得到頻率、幅值和上升時間等參數(shù)。 最后用FPGA和THS3001芯片搭建標準脈沖信號發(fā)生器。同時, 系統(tǒng)具有繪制低頻波形的能力。經(jīng)測量,本系統(tǒng)全部完成了基本要求,并完成了部分發(fā)揮功能。 關(guān)鍵字:脈沖信號、AD采樣、DA控制、FPGAAbstract This work is based on the pulse signal parameters measuring instrument designed to Alters Cyclone FPGA to c
3、ontrol the core, TIs MSP430F5529 microcontroller as a slave by the signal pre-processing module, a dual comparator comparison module, the microcontroller sample output and display module etc., having a wide input range and accuracy relatively high. Pre-resistor voltage divider network signal attenua
4、tion fixed three times, all the way to the direct signal microcontroller for sampling. Obtained amplitude parameters, the other way through VCA810 signal amplified by the programmable microprocessor controlled, OPA847 7 fixed gain of amplification, can ensure the protection of any of the 0.1 10V amp
5、litude of the input pulse signal unity under VCA810 and without affecting the characteristics of the pulse signal to adjust the amplitude of 3V, in turn, can be lost FPGA further processing to obtain the frequency, amplitude and rise time and other parameters. Finally FPGA chip THS3001 and build a s
6、tandard pulse signal generator. At the same time, the system has the ability to draw the low-frequency wave. After measuring, the system completed the basic requirements, and completed some function. Keywords:Pulse signal, AD sampling, DMA control, FPGA一、 設(shè)計方案工作原理1、 信號前級采集整形方案 分析:由于輸入信號幅值范圍為0.110V,動
7、態(tài)范圍很大,既不能直接輸給單片機采樣,也不能直接輸給FPGA進行特性分析,所以必須在信號前級加入采集處理裝置,將波形整形到FPGA和單片機可以處理的幅值范圍,又不能影響上升時間、占空比等參數(shù),這是一個題目難點。方案一:統(tǒng)一將輸入信號衰減10倍,送入TLV3501比較器進行波形整形,此時輸出信號幅值為TTL電平,約為3V,可以輸給單片機和FPGA。然后再經(jīng)過非門數(shù)字電路消除邊沿抖動,最后將信號輸入FPGA進行分析測量。方案二:將信號先衰減3倍,再經(jīng)過壓控增益放大器VCA810,最后經(jīng)過末級OPA847固定增益放大統(tǒng)一將信號整形成3V輸出。此方案雖然經(jīng)過3次放大衰減,VCA810的增益控制范圍為-
8、40+40dB,增益計算公式為:AV/V=102(Vc+1)而且其帶寬可達35M。固定增益放大器OPA847帶寬增益積高達3.9G,輸入噪聲低至0.85nV/sqrHz,完全滿足題目的2M帶寬、低噪聲要求。方案一在原理上可行,思路簡單。但是輸入信號在衰減后直接經(jīng)過比較器時候能否觸發(fā)翻轉(zhuǎn)未知,非門的延遲時間會影響信號的上升時間。方案二帶寬和增益足以滿足要求,而且不影響信號的上升時間和占空比等參數(shù)。因此選擇方案二。2、幅度測量方案方案一:先經(jīng)過峰值檢波電路,然后將檢測值采用AD芯片ADS1118進行模數(shù)轉(zhuǎn)換,然后再輸出給單片機處理。方案二:信號分為兩路,一路進行3倍衰減直接輸給單片機,另一路先3倍
9、衰減后再經(jīng)過10倍增益放大輸給單片機(有3.3V限幅電路,保護單片機)。使用單片機內(nèi)部集成的轉(zhuǎn)化速度為1M、精度為12位的高速AD進行采樣,連續(xù)采樣3200次,經(jīng)過軟件識別、處理得到一個穩(wěn)定精確的幅值。方案一雖然電路簡單,可是峰值檢波在10Hz到2M寬頻率范圍、10%到90%占空比可變、0.1到10V的幅值范圍內(nèi)很難精確測量到信號的幅值,后續(xù)即便使用16位高精度ADS1118,也難以彌補其誤差。方案二將信號分為大小兩路,大信號先衰減在采樣,小信號衰減后再放大后采樣,即便在輸入信號如此大的可變范圍內(nèi)仍可以精確地得到其幅值,而且保護單片機,因此選擇方案二。2、 頻率測量方案方案一:頻率測量,示意圖
10、如下: 方案二:周期測量法,示意圖如下:方案三:多周期同步測量法,示意圖如下:由于多周期測量法測量精度高,且與被測頻率的大小無關(guān),實現(xiàn)了“等頻率”測量,所以本方案采取這種測量方法。4、上升時間測量方案分析:信號上升時間的計算方法定義為:因此我們的重點就放在檢測信號0.9倍幅值和0.1倍幅值的時間差上。方案如下:將信號經(jīng)過兩路由高速比較器TLV3501制作的比較器,觸發(fā)閾值電壓分別為0.1倍和0.9倍信號的幅值,再將觸發(fā)后產(chǎn)生的方波送入FPGA進行相位比較,以0.1倍信號幅值觸發(fā)產(chǎn)生的信號為基準,測量與0.9倍信號幅值的時間差,就可以計算出上升時間。TLV3501可以做到4.5ns的超高速比較,
11、完全滿足題目最高頻率2MHz的要求。5、占空比測量方案 方案一:采用單周期測量法,單周期測量時,計數(shù)值為21,計數(shù)誤差為210的-1次方(20%).誤差比較大。 方案二:采用多周期測量法,多周期測量時,由于被測頻率為2MHz(N=210-6),則由1字誤差引起的測量誤差將降低位1.41410的3次方倍,使總的誤差約為0.001,達到了題目0.02的要求。 根據(jù)上述分析,本方案采用多周期測量法。6、標準脈沖信號輸出方案:方案一:使用FPGA內(nèi)部50M晶振分頻,產(chǎn)生標準占空比為10%的10MHz方波,幅值為1.98V,然后經(jīng)過高速電流反饋型放大器THS3001搭載的功率放大器2.53倍增益放大至5
12、V,可負載50阻抗。方案二:使用文氏橋振蕩器產(chǎn)生10MHz正弦波,然后經(jīng)過高速比較器TLV3501雙門限電壓遲滯比較,雙門限電平分別為0.1和0.9倍正弦波幅值,產(chǎn)生10M占空比為10%的方波,其幅值約為3V的TTL電平,最后經(jīng)過THS3001功率放大器將電平抬高至50負載5V輸出。方案一由有源晶振輸出方波直接放大,而且可以由FPGA直接控制其頻率、占空比等特性,一般的有源晶振頻率穩(wěn)定性高達10的-4次方,晶振溫漂低,方案簡單可靠性高。方案二用分立元件搭載振蕩器,經(jīng)比較器輸出方波,最后經(jīng)過末級放大,其電阻熱噪聲和溫飄會強烈干擾頻率準確度,電路復(fù)雜度高,而且穩(wěn)定性低。因此我們采用第一種方案。6、
13、系統(tǒng)總體方案本系統(tǒng)由信號前置處理整形電路、比較器比較翻轉(zhuǎn)電路、單片機AD檢測、DA輸出電路、FPGA處理電路四大部分組成。其中FPGA控制電路為核心,單片機為從機,前置整形電路為信道核心,比較器為測量信號上升時間的核心電路。單片機采用內(nèi)部集成的AD、DA芯片用來檢測幅值和輸出控制電平,整體電路采用低噪聲、寬帶寬運放和比較器,電源處進行合理的去耦;一點接地、一點接電源,保證了電源對信道的影響最小。級間合理進行阻抗匹配,使得信號高度保真?zhèn)鬏?。系統(tǒng)的整體方案框圖如下:雙路TLV3501比較器7倍opa847固定增益信號輸入 固定3倍 VCA821 衰減 程控放大 FPGAopa84710倍增益 單片
14、機AD檢測、DA輸出 輸出占空比、頻率、上升時間THS3001功放輸出標準脈沖輸出幅值圖1.1系統(tǒng)框圖2、 核心部件電路設(shè)計(電路圖見附件)1、 前置信道采集與整形電路信號先經(jīng)過一路衰減網(wǎng)絡(luò)衰減為1/3倍,然后經(jīng)過程控增益放大器VCA810,VCA810的增益電壓Vc由單片機輸出,信號在經(jīng)過末級opa847固定增益放大6倍,最后輸出3V峰值的信號。2、雙路比較器電路: 由信號前置采集處理電路輸出的信號經(jīng)過兩個TLV3501比較器,觸發(fā)電平分別為0.1和0.9倍輸入信號電壓幅值。兩路比較后的方波輸入FPGA后可以比較相位和觸發(fā)時間關(guān)系,進而計算出上升時間。2、 標準脈沖發(fā)生器功放電路:根據(jù)要求,
15、需要提供一個50負載峰值為5V的標準脈沖信號。FPGA輸出的脈沖信號幅值只有3V左右,帶負載能力不強,所以有必要加入一級功放電路,放大幅值,增強驅(qū)動能力。我們使用高速電流反饋運放THS3001搭載功放,經(jīng)測試,能有效地將FPGA輸出的信號轉(zhuǎn)化成題目要求的標準脈沖。3、 系統(tǒng)軟件設(shè)計分析軟件系統(tǒng)以FPGA為控制核心,通過與兩路單片機通信控制,可以有效通過DA、AD控制、檢測電路。以下是程序框圖:四、 競賽工作環(huán)境條件室溫環(huán)境:25攝氏度所使用儀器平臺:直流穩(wěn)壓電源:INSTEK GPD-3303D 萬用表:FLUKE 8808A 5位半 安捷倫500M示波器 DDS任意波形發(fā)生信號源配套加工安裝
16、條件:鉆孔機、板材切割機5、 作品成效總結(jié)分析5.1、系統(tǒng)實測指標: 5.1.1、幅值測量指標 5.1.1.1:占空比50%頻率100Hz1.5KHz30kHz900kHz2MHz幅值300mV500mV900mV1.5V8V實測值301mV498mV903mV1.51V7.94V誤差值0.33%0.4%0.33%0.67%0.75% 5.1.1.2:頻率為1M占空比10%30%50%70%90%幅值300mV500mV900mV1.5V8V實測值303mV504mV908mV1.47V8.04V誤差值1%0.8%0.88%0.2%0.5%綜合以上兩幅表格,可以看出在頻率、占空比可變的情況下,
17、幅值的測量誤差都在2%以內(nèi),滿足題目要求。5.1.2:占空比測量 5.1.2.1:頻率為1M幅值100mV500mV900mV1.4V10V占空比10%30%50%70%90%實測值9.9%29.8%49.9%69.8%89.9%誤差值1%0.97%0.2%0.29%0.11% 5.1.2.2:幅值為1V頻率100Hz1.5KHz30kHz900kHz2MHz占空比10%30%50%70%90%實測值9.9%29.9%49.8%69.9%89.9%誤差值1%0.33%0.4%0.14%0.11%綜合以上兩幅表格,可以看出在頻率、幅值比可變的情況下,占空比的測量誤差都在2%以內(nèi),滿足題目要求。5
18、.1.3:頻率測量 5.1.3.1:占空比為50%幅值100mV500mV900mV1.4V10V頻率100Hz1.5KHz30kHz900kHz2MHz實測值99.98Hz1.49kHz29.98kHz899.97kHz1.998MHz誤差值0.02%0.07%0.07%0.003%0.1% 5.1.3.2:幅值為1V占空比10%30%50%70%90%頻率100Hz1.5KHz30kHz900kHz2MHz實測值99.99Hz1.49kHz29.99kHz899.96kHz1.999MHz誤差值0.01%0.07%0.03%0.004%0.005%綜合以上兩幅表格,可以看出在占空比、幅值比
19、可變的情況下,頻率的測量誤差都在0.1%以內(nèi),滿足題目要求。5.1.4:上升沿時間測量 5.1.4.1:幅值為1V 占空比10%30%50%70%90%上升沿時間50ns350ns620ns810ns999ns實測值49.8ns345ns610ns790n960ns誤差值0.4%1.4%1.6%2.4%4.0% 5.1.4.2:占空比為50幅值100mV500mV900mV1.4V10V上升沿時間50ns350ns620ns810ns999ns實測值49.6ns343ns605ns785n965ns誤差值0.8%2%2.4%3.0%3.5%綜合以上兩幅表格,可以看出在占空比、幅值比可變的情況下
20、,上升沿時間的測量誤差都在5%以內(nèi),滿足題目要求。而且隨著上升沿時間的增加誤差也增加,明顯呈正相關(guān)的關(guān)系。5.1.2:標準矩形脈沖信號發(fā)生器的測量參數(shù)頻率脈寬幅度 上升時間要求指標1M100ns5V不大于30ns完成指標1M101ns5.01V15ns是否達到要求是是是是從上表看出,本方案的標準矩形脈沖信號發(fā)生器的設(shè)計和制作達到了題目的要求。5.2:成效得失對比分析和創(chuàng)新特色總結(jié)展望 本作品在頻率、幅值和占空比的測量能上表現(xiàn)得很出色,很多指標都超過了要求指標,但美中不足的是在上升沿時間的測量上表現(xiàn)得不盡如人意,誤差的產(chǎn)生是在前置信道的處理帶來的,影響了上升沿時間。由于比賽時間有限,我們沒有盡可
21、能的解決這個問題,如果給充足的時間,我們會把作品完善的更好。本作品的創(chuàng)新之處在于我們使用單片機繪制了脈沖波形圖,可以清晰地而又直觀的在時域上對信號有個整體的把握。同時為了給功放供電,我們特地制作了一個直流穩(wěn)壓電源,經(jīng)測試電源的性能良好,驅(qū)動能力強。6、 附件材料1、 參賽學(xué)生特長:擅長關(guān)于電路原理圖的繪制焊接和調(diào)試,單片機和FPGA的應(yīng)用。2、作品照片:3、電路原理圖前級信道電路:雙路THS3001比較器電路:末級功放電路: 4、參考資料:全國大學(xué)生電子設(shè)計競賽教程,黃根春、周立青 德州儀器高性能模擬器件高校應(yīng)用指南,德州儀器大學(xué)計劃部5、部分程序源文件module spi_Send_32Bi
22、t( /SPI向單片機傳送32位數(shù)據(jù)的模塊 clk,RST, Start_flag, End_flag, SPI_data, /待傳送的32位數(shù)據(jù) SPI_out); input clk; input RST; input Start_flag; input 31:0SPI_data; /32位的數(shù)據(jù) output End_flag; output reg 2:0SPI_out; wire start1; wire start2; wire start3; wire start4; reg start1_reg; reg start2_reg; reg start3_reg; reg star
23、t4_reg; wire isDone1; wire isDone2; wire isDone3; wire isDone4; wire 2:0out1; wire 2:0out2; wire 2:0out3; wire 2:0out4; spi_Send U1( .clk(clk), .RST(RST), .Start_flag(start1), .End_flag(isDone1), .SPI_data(SPI_data31:24), .SPI_out(out1) ); spi_Send U2( .clk(clk), .RST(RST), .Start_flag(start2), .End_flag(isDone2), .SPI_data(SPI_data23:16), .SPI_out(out2) ); spi_Send U3( .clk(clk), .RST(RST), .Start_flag(start3), .End_flag(isDone3
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 小班端午教學(xué)活動方案
- 師生慰問活動方案
- 小貓過生日半日活動方案
- 工會活動氣排球活動方案
- 工地禁煙活動方案
- 小班茶活動方案
- 工程項目質(zhì)量日活動方案
- 崇明區(qū)員工聚會活動方案
- 常發(fā)公司年會活動方案
- 師傅鍛煉活動方案
- DB23T 1318-2020 黑龍江省建設(shè)施工現(xiàn)場安全生產(chǎn)標準化實施標準
- 某冶金機械廠供配電系統(tǒng)設(shè)計
- 《在中亞細亞草原上》賞析 課件
- 醫(yī)院管理腎內(nèi)科腹膜透析護理常規(guī)
- Q/GDW248-2008輸變電工程建設(shè)標準強制性條文實施管理規(guī)程第3部分:變電站建筑工程施工教程文件
- 小學(xué)生綜合素質(zhì)評價方案與評價表
- 隧道施工安全技術(shù)教育培訓(xùn)記錄(共19頁)
- 多維度-多歸因因果量表(MMCS)
- 《原子物理學(xué)》(褚圣麟)第四章堿金屬原子和電子自旋
- 保險公司培訓(xùn):新人迎新會、新人感恩會操作指南
評論
0/150
提交評論