第四講ASIC圖相關(guān)設(shè)計(jì)方式

1、第四講ASIC圖相關(guān)設(shè)計(jì)方式第四講ASIC圖相關(guān)設(shè)計(jì)方式2集成電路實(shí)現(xiàn)方法集成電路實(shí)現(xiàn)方法可歸納為兩大類可歸納為兩大類:版圖設(shè)計(jì)法版圖設(shè)計(jì)法(本講介紹本講介紹) 全定制設(shè)計(jì)法全定制設(shè)計(jì)法(模擬模擬IC)標(biāo)準(zhǔn)單元設(shè)計(jì)法標(biāo)準(zhǔn)單元設(shè)計(jì)法(數(shù)字?jǐn)?shù)字IC)現(xiàn)場(chǎng)可編程現(xiàn)場(chǎng)可編程器件法器件法(第七講介紹第七講介紹)ROM、PROM、EPROM、EEPROM系列系列PAL、GAL系列系列CPLD、FPGA系列系列版圖的基本要素版圖的基本要素第四講ASIC圖相關(guān)設(shè)計(jì)方式3一、全定制版圖設(shè)計(jì)方法一、全定制版圖設(shè)計(jì)方法Full-Custom Design Approach 以人工設(shè)計(jì)為主以人工設(shè)計(jì)為主計(jì)算機(jī)作為繪圖

2、與規(guī)則檢查工具起輔助作用計(jì)算機(jī)作為繪圖與規(guī)則檢查工具起輔助作用元器件元器件, 最佳尺寸（性能、驅(qū)動(dòng)力、面積）最佳尺寸（性能、驅(qū)動(dòng)力、面積） 拓?fù)浣Y(jié)構(gòu)拓?fù)浣Y(jié)構(gòu), 要有最合理的布局（面積）要有最合理的布局（面積） 連線連線, 要尋找到最短路徑（延時(shí)）要尋找到最短路徑（延時(shí)） 全定制設(shè)計(jì)全定制設(shè)計(jì)IC的特點(diǎn)的特點(diǎn)設(shè)計(jì)成本高（人工慢、貴、上市時(shí)間長(zhǎng)）設(shè)計(jì)成本高（人工慢、貴、上市時(shí)間長(zhǎng)）制造成本低（面積小，更多的產(chǎn)出）制造成本低（面積小，更多的產(chǎn)出）性能好（連線短，延時(shí)?。┬阅芎茫ㄟB線短，延時(shí)?。┑谒闹vASIC圖相關(guān)設(shè)計(jì)方式4全定制版圖適應(yīng)對(duì)象全定制版圖適應(yīng)對(duì)象產(chǎn)量浩大的通用集成電路產(chǎn)量浩大的通用集成電

3、路從成本與性能考慮從成本與性能考慮模擬集成電路、高壓及功率集成電路模擬集成電路、高壓及功率集成電路器件多樣、電路形式無規(guī)則（相對(duì)于數(shù)字電路而言）器件多樣、電路形式無規(guī)則（相對(duì)于數(shù)字電路而言）數(shù)字電路中最底層的基本單元（如標(biāo)準(zhǔn)邏輯單數(shù)字電路中最底層的基本單元（如標(biāo)準(zhǔn)邏輯單元、元、I/O單元）單元） 滿足性能最佳、面積最小的要求滿足性能最佳、面積最小的要求簡(jiǎn)單、規(guī)模較小的數(shù)模混合專用集成電路簡(jiǎn)單、規(guī)模較小的數(shù)模混合專用集成電路 在設(shè)計(jì)者力所能及的情況下做到最優(yōu)在設(shè)計(jì)者力所能及的情況下做到最優(yōu) ( 簡(jiǎn)單數(shù)字簡(jiǎn)單數(shù)字電路的全定制實(shí)現(xiàn)電路的全定制實(shí)現(xiàn)) 第四講ASIC圖相關(guān)設(shè)計(jì)方式5版圖全貌（版圖全貌（

4、1212塊版）塊版） ZDLX-1H 第四講ASIC圖相關(guān)設(shè)計(jì)方式6N N 阱（阱（TBTB） ZDLX-1H第四講ASIC圖相關(guān)設(shè)計(jì)方式7有源區(qū)（有源區(qū)（TOTO） ZDLX-1H第四講ASIC圖相關(guān)設(shè)計(jì)方式8多晶硅柵（多晶硅柵（GTGT） ZDLX-1H第四講ASIC圖相關(guān)設(shè)計(jì)方式9P P+ +源漏區(qū)（源漏區(qū)（SPSP） ZDLX-1H 第四講ASIC圖相關(guān)設(shè)計(jì)方式10N N+ +源漏區(qū)（源漏區(qū)（SNSN） ZDLX-1H 取P+源漏區(qū)的反版第四講ASIC圖相關(guān)設(shè)計(jì)方式11金屬金屬1 1（A1A1） ZDLX-1H第四講ASIC圖相關(guān)設(shè)計(jì)方式12金屬金屬2 2（A2A2） ZDLX-1H第

5、四講ASIC圖相關(guān)設(shè)計(jì)方式13金屬金屬3 3（A3A3） ZDLX-1H第四講ASIC圖相關(guān)設(shè)計(jì)方式14PADPAD壓焊塊（壓焊塊（CPCP） ZDLX-1H第四講ASIC圖相關(guān)設(shè)計(jì)方式15問題問題少了哪幾塊版圖？為什么少了？第四講ASIC圖相關(guān)設(shè)計(jì)方式16PDKPDK中的中的PCELLPCELLPMOSNMOS電阻電阻PNP電容電容電感電感第四講ASIC圖相關(guān)設(shè)計(jì)方式176464路路PDPPDP顯示掃描高壓驅(qū)動(dòng)芯片顯示掃描高壓驅(qū)動(dòng)芯片* *博士生洪慧（）博士生洪慧（）第四講ASIC圖相關(guān)設(shè)計(jì)方式1818 bit 18 bit 音頻音頻 ADC ADC 版圖（）版圖（） 博士生馬紹宇（）博士生

6、馬紹宇（）第四講ASIC圖相關(guān)設(shè)計(jì)方式1918 bit 18 bit 音頻音頻 DAC DAC 版圖（）版圖（）博士生黃小偉（）博士生黃小偉（）第四講ASIC圖相關(guān)設(shè)計(jì)方式202.4GHz PLL2.4GHz PLL（鎖相環(huán)）版圖（）（鎖相環(huán)）版圖（）博士生周海峰（）博士生周海峰（）第四講ASIC圖相關(guān)設(shè)計(jì)方式21700V700V高壓高壓PWMPWM芯片芯片( 3um BCD)( 3um BCD)* *碩士生梁劍（）碩士生梁劍（）第四講ASIC圖相關(guān)設(shè)計(jì)方式22鋰離子電池保護(hù)器鋰離子電池保護(hù)器(0.6um CMOS)(0.6um CMOS)* *第四講ASIC圖相關(guān)設(shè)計(jì)方式23光電圖像傳感器光

7、電圖像傳感器(0.6um CMOS)(0.6um CMOS)* *碩士生周鑫（）碩士生周鑫（）第四講ASIC圖相關(guān)設(shè)計(jì)方式24漏電保護(hù)器漏電保護(hù)器ASICASIC芯片芯片(0.5um)(0.5um)* *碩士生付文（碩士生付文（2006-2008）第四講ASIC圖相關(guān)設(shè)計(jì)方式25優(yōu)化設(shè)計(jì)（優(yōu)化設(shè)計(jì)（2.20.72 mm2.20.72 mm2 2）碩士生范鎮(zhèn)淇（）碩士生范鎮(zhèn)淇（）工藝改進(jìn)（）管子寬長(zhǎng)比的優(yōu)化（最小尺寸）算法的優(yōu)化（計(jì)數(shù)器的復(fù)用）邏輯單元的優(yōu)化（DFF 從22只管子 16只管子）增加了四項(xiàng)功能增加了四項(xiàng)功能1、有無延時(shí)可選、有無延時(shí)可選2、延時(shí)類型可選、延時(shí)類型可選3、ESD保護(hù)保

8、護(hù)4、抗空間輻照、抗空間輻照(EMC)第四講ASIC圖相關(guān)設(shè)計(jì)方式26“浙大綠芯浙大綠芯1 1號(hào)號(hào)”ZDLX-1H ZDLX-1H 節(jié)能芯片節(jié)能芯片* *碩士生彭成（）碩士生彭成（），面積為，面積為2 第四講ASIC圖相關(guān)設(shè)計(jì)方式27ZDLX-1H ZDLX-1H 應(yīng)用電路的設(shè)計(jì)應(yīng)用電路的設(shè)計(jì)整流電路整流電路降壓電路降壓電路濾波電路濾波電路穩(wěn)壓電路穩(wěn)壓電路 第四講ASIC圖相關(guān)設(shè)計(jì)方式28EMC試驗(yàn)試驗(yàn)/壽命試驗(yàn)壽命試驗(yàn)/高低溫高低溫/噪聲噪聲EMI (10KHz 以上時(shí)以上時(shí))EMS浪涌（雷電）（浪涌（雷電）（2KV, 4KV）快變脈沖群（振鈴）快變脈沖群（振鈴）空間輻照（輻射）（空間輻照（

9、輻射）（100MHz 1GHz）靜電靜電ESD（接（接觸式、非接觸式，4KV, 8KV）壽命實(shí)驗(yàn)（壽命實(shí)驗(yàn)（10萬次以上）萬次以上）高低溫實(shí)驗(yàn)（高低溫實(shí)驗(yàn)（- 40C 85C）噪聲實(shí)驗(yàn)（噪聲實(shí)驗(yàn)（25dB以下）以下）第四講ASIC圖相關(guān)設(shè)計(jì)方式29高壓熒光燈驅(qū)動(dòng)電路高壓熒光燈驅(qū)動(dòng)電路(650V BCD)(650V BCD)碩士生劉劍（）碩士生劉劍（）第四講ASIC圖相關(guān)設(shè)計(jì)方式30電子鎮(zhèn)流器驅(qū)動(dòng)電路（電子鎮(zhèn)流器驅(qū)動(dòng)電路（600V BCD600V BCD）碩士生姚云龍（）碩士生姚云龍（）第四講ASIC圖相關(guān)設(shè)計(jì)方式31功率因數(shù)調(diào)整器（功率因數(shù)調(diào)整器（BipolarBipolar）碩士生詹樺（）碩

10、士生詹樺（）第四講ASIC圖相關(guān)設(shè)計(jì)方式3265nm 65nm 極低功耗極低功耗ADCADC* *博士生羅豪（博士生羅豪（2007.9-2012 .9） 論文發(fā)表在論文發(fā)表在國(guó)際微電子國(guó)際微電子學(xué)頂級(jí)期刊學(xué)頂級(jí)期刊JSSC上。上。是浙大第一是浙大第一篇，也是中篇，也是中國(guó)大陸國(guó)大陸14年來第年來第14篇。篇。第四講ASIC圖相關(guān)設(shè)計(jì)方式33、6GHz 6GHz 小數(shù)分頻小數(shù)分頻 PLLPLL碩士生梁筱、楊偉偉（）碩士生梁筱、楊偉偉（）第四講ASIC圖相關(guān)設(shè)計(jì)方式34空調(diào)馬達(dá)驅(qū)動(dòng)電路（空調(diào)馬達(dá)驅(qū)動(dòng)電路（500V SOI500V SOI）博士生張世峰（）博士生張世峰（） 第四講ASIC圖相關(guān)設(shè)計(jì)方

11、式35博世三相馬達(dá)驅(qū)動(dòng)電路博世三相馬達(dá)驅(qū)動(dòng)電路(60V BCD)(60V BCD)* *博士生陳雅雅（）博士生陳雅雅（） 第四講ASIC圖相關(guān)設(shè)計(jì)方式36煉鋼爐爐溫控制煉鋼爐爐溫控制ASIC(0.5um CMOS)(0.5um CMOS)* *碩士生孫?。ǎ┐T士生孫?。ǎ┑谒闹vASIC圖相關(guān)設(shè)計(jì)方式37太陽能電池最大功率跟蹤器芯片太陽能電池最大功率跟蹤器芯片* *碩士生劉放（）碩士生劉放（）第四講ASIC圖相關(guān)設(shè)計(jì)方式38MPWMulti-Purpose Wafer第四講ASIC圖相關(guān)設(shè)計(jì)方式39通信鏈路保護(hù)芯片通信鏈路保護(hù)芯片( (雙向雙向SCRSCR器件器件) )本科生王澤（）本科生王澤（

12、）第四講ASIC圖相關(guān)設(shè)計(jì)方式401700V/100A IGBT 1700V/100A IGBT 器件器件* *博士生張斌（）博士生張斌（）第四講ASIC圖相關(guān)設(shè)計(jì)方式41集成電路實(shí)現(xiàn)方法集成電路實(shí)現(xiàn)方法可歸納為兩大類可歸納為兩大類:版圖設(shè)計(jì)法版圖設(shè)計(jì)法(本講介紹本講介紹) 全定制設(shè)計(jì)法全定制設(shè)計(jì)法(模擬模擬IC)標(biāo)準(zhǔn)單元設(shè)計(jì)法標(biāo)準(zhǔn)單元設(shè)計(jì)法(數(shù)字?jǐn)?shù)字IC)現(xiàn)場(chǎng)可編程現(xiàn)場(chǎng)可編程器件法器件法(第七講介紹第七講介紹)ROM、PROM、EPROM、EEPROM系列系列PAL、GAL系列系列CPLD、FPGA系列系列版圖的基本要素版圖的基本要素第四講ASIC圖相關(guān)設(shè)計(jì)方式42二、標(biāo)準(zhǔn)單元法（半定制設(shè)計(jì)

13、方二、標(biāo)準(zhǔn)單元法（半定制設(shè)計(jì)方法）法）Semi-Custom Design ApproachSemi-Custom Design Approach標(biāo)準(zhǔn)單元法也叫庫單元法，用在數(shù)字標(biāo)準(zhǔn)單元法也叫庫單元法，用在數(shù)字IC設(shè)計(jì)中。設(shè)計(jì)中。先將先將IC設(shè)計(jì)中可能會(huì)遇到的所有基本邏輯單元設(shè)計(jì)中可能會(huì)遇到的所有基本邏輯單元(包包括括I/O單元單元)的版圖用全定制的方法設(shè)計(jì)好后存入庫的版圖用全定制的方法設(shè)計(jì)好后存入庫中中 按照最佳設(shè)計(jì)原則（速度、面積）按照最佳設(shè)計(jì)原則（速度、面積） 遵照一定的外形尺寸約束（等高不等寬）遵照一定的外形尺寸約束（等高不等寬）實(shí)際設(shè)計(jì)實(shí)際設(shè)計(jì)ASIC時(shí)時(shí) 從單元庫中調(diào)出所要的單元版

14、圖從單元庫中調(diào)出所要的單元版圖 按照一定的拼接規(guī)則拼接按照一定的拼接規(guī)則拼接 留出平行且寬度可調(diào)的布線通道（水平與垂直走線分層）留出平行且寬度可調(diào)的布線通道（水平與垂直走線分層） 第四講ASIC圖相關(guān)設(shè)計(jì)方式43標(biāo)準(zhǔn)單元法中標(biāo)準(zhǔn)單元法中“等高不等寬等高不等寬”原則原則基本邏輯單元的邏輯功能和驅(qū)動(dòng)能力不同基本邏輯單元的邏輯功能和驅(qū)動(dòng)能力不同, 其版其版圖面積也不同圖面積也不同單元版圖設(shè)計(jì)必須滿足一個(gè)約束條件單元版圖設(shè)計(jì)必須滿足一個(gè)約束條件在某一個(gè)方向上它們的尺寸必須是完全一致的：在某一個(gè)方向上它們的尺寸必須是完全一致的： 寬度可以不一寬度可以不一, 但高度卻必須完全相等但高度卻必須完全相等 這就

15、是所謂的這就是所謂的“等高不等寬等高不等寬”原則原則此原則是標(biāo)準(zhǔn)單元設(shè)計(jì)法得以實(shí)施的保證此原則是標(biāo)準(zhǔn)單元設(shè)計(jì)法得以實(shí)施的保證既保證了器件的多元化，又保證了走線通道的規(guī)既保證了器件的多元化，又保證了走線通道的規(guī)則化則化第四講ASIC圖相關(guān)設(shè)計(jì)方式44標(biāo)準(zhǔn)單元版圖布局標(biāo)準(zhǔn)單元版圖布局PADChannelCell等高等高不等寬不等寬第四講ASIC圖相關(guān)設(shè)計(jì)方式45帶內(nèi)波紋抽取帶內(nèi)波紋抽取/插值濾波器插值濾波器(0.18um)碩士生陳磊、蔡友（）碩士生陳磊、蔡友（）1P6M第四講ASIC圖相關(guān)設(shè)計(jì)方式46標(biāo)準(zhǔn)單元法的特點(diǎn)標(biāo)準(zhǔn)單元法的特點(diǎn)布線通道布線通道當(dāng)兩排元件之間的連線較少時(shí)當(dāng)兩排元件之間的連線較少

16、時(shí), 布線通道就窄些布線通道就窄些, 以減以減少面積浪費(fèi)少面積浪費(fèi); 當(dāng)兩排元件之間的連線較多時(shí)當(dāng)兩排元件之間的連線較多時(shí), 布線通道就寬些布線通道就寬些, 以保以保證布通率證布通率I/O壓焊塊壓焊塊四周四周I/O壓焊塊的個(gè)數(shù)可根據(jù)實(shí)際需要安置（排布?jí)汉笁K的個(gè)數(shù)可根據(jù)實(shí)際需要安置（排布1-4邊）邊）面積或受面積或受CORE限制，或受限制，或受I/O個(gè)數(shù)限制個(gè)數(shù)限制邏輯單元邏輯單元同一種功能的邏輯門，可有不同的版圖寬度，用戶可根同一種功能的邏輯門，可有不同的版圖寬度，用戶可根據(jù)對(duì)驅(qū)動(dòng)能力的不同需求調(diào)用不同寬度的單元。據(jù)對(duì)驅(qū)動(dòng)能力的不同需求調(diào)用不同寬度的單元。第四講ASIC圖相關(guān)設(shè)計(jì)方式47標(biāo)準(zhǔn)單

17、元法中的單元庫和庫單元標(biāo)準(zhǔn)單元法中的單元庫和庫單元標(biāo)準(zhǔn)單元法中一個(gè)很重要的工作是建標(biāo)準(zhǔn)單元法中一個(gè)很重要的工作是建 庫庫, 繁復(fù)的建庫工作需要大量人力和時(shí)間的投入繁復(fù)的建庫工作需要大量人力和時(shí)間的投入每一種邏輯功能需要相應(yīng)的庫單元與之對(duì)應(yīng)每一種邏輯功能需要相應(yīng)的庫單元與之對(duì)應(yīng),同一種邏輯的單元會(huì)因?yàn)轵?qū)動(dòng)能力的不同而有不同一種邏輯的單元會(huì)因?yàn)轵?qū)動(dòng)能力的不同而有不同的型號(hào)和不同的版圖面積同的型號(hào)和不同的版圖面積單元庫中的每個(gè)（庫）單元都有三種描述形式單元庫中的每個(gè)（庫）單元都有三種描述形式:單元的邏輯符號(hào)單元的邏輯符號(hào)(以以L表征表征)單元的拓?fù)浒鎴D單元的拓?fù)浒鎴D(以以O(shè)表征表征)單元的掩膜版圖單

18、元的掩膜版圖(以以A表征表征)第四講ASIC圖相關(guān)設(shè)計(jì)方式48邏輯邏輯“非門非門” （倒相器）的（倒相器）的邏輯符號(hào)、拓?fù)浒鎴D、掩膜版圖邏輯符號(hào)、拓?fù)浒鎴D、掩膜版圖 第四講ASIC圖相關(guān)設(shè)計(jì)方式49庫單元三種描述方式的意義庫單元三種描述方式的意義單元的邏輯符號(hào)用以建立邏輯圖單元的邏輯符號(hào)用以建立邏輯圖 單元的拓?fù)浒鎴D描述單元版圖的外形尺寸、輸入單元的拓?fù)浒鎴D描述單元版圖的外形尺寸、輸入/輸出的位置輸出的位置為使單元之間的連線都處于布線通道之內(nèi)為使單元之間的連線都處于布線通道之內(nèi), 單元單元本身的本身的PIN口必須處于單元的上下兩排，從上、口必須處于單元的上下兩排，從上、下都可鏈接下都可鏈接單元

19、的掩膜版圖才是最終的有效制版信息單元的掩膜版圖才是最終的有效制版信息注意每種單元的三種描述之間名稱要一一對(duì)應(yīng)注意每種單元的三種描述之間名稱要一一對(duì)應(yīng)第四講ASIC圖相關(guān)設(shè)計(jì)方式50標(biāo)準(zhǔn)單元法設(shè)計(jì)標(biāo)準(zhǔn)單元法設(shè)計(jì)ASIC采用標(biāo)準(zhǔn)單元設(shè)計(jì)采用標(biāo)準(zhǔn)單元設(shè)計(jì)IC時(shí)時(shí), 只需調(diào)用各單元的拓?fù)渲恍枵{(diào)用各單元的拓?fù)浒鎴D即可版圖即可 拓?fù)浒鎴D的簡(jiǎn)單外形大大壓縮了數(shù)據(jù)的處理量拓?fù)浒鎴D的簡(jiǎn)單外形大大壓縮了數(shù)據(jù)的處理量 有助于設(shè)計(jì)者的直觀檢查有助于設(shè)計(jì)者的直觀檢查經(jīng)過自動(dòng)布局布線處理后經(jīng)過自動(dòng)布局布線處理后, 再進(jìn)行一次數(shù)據(jù)轉(zhuǎn)換再進(jìn)行一次數(shù)據(jù)轉(zhuǎn)換, 將拓?fù)浒鎴D轉(zhuǎn)換成掩膜版圖將拓?fù)浒鎴D轉(zhuǎn)換成掩膜版圖, 得到最終可供制得到最終可供制版的掩膜數(shù)據(jù)（版的掩膜數(shù)據(jù)（GDS-II）所有的庫單元在入庫時(shí)都必須進(jìn)行嚴(yán)格的設(shè)計(jì)規(guī)所有的庫單元在入庫時(shí)都必須進(jìn)行嚴(yán)格的設(shè)計(jì)規(guī)則檢查和電連接性檢查則檢查和電連接性檢查, 確保萬無一