基于CPLD和接觸式圖像傳感器的圖像采集系統(tǒng)

1、    基于CPLD和接觸式圖像傳感器的圖像采集系統(tǒng)接觸式圖像傳感器CIS（ContactImageSensor）是繼CCD之后于20世紀(jì)90年代研究和開(kāi)發(fā)的一種新型光電耦合器件1。它將光電傳感陣列、LED光源陣列、柱狀透鏡陣列、移位寄存器和模擬開(kāi)關(guān)等集成在一個(gè)條狀方形盒內(nèi)，其工作原理與CCD較為相似，但與CCD相比，CIS具有體積小、價(jià)格低、結(jié)構(gòu)簡(jiǎn)單、安裝方便等優(yōu)點(diǎn)，目前在傳真機(jī)、掃描儀及條碼解碼器等領(lǐng)域可完全取代CCD圖像傳感器。本文介紹一種基于復(fù)雜可編程邏輯器件CPLD（ComplexProgramma    

2、;   接觸式圖像傳感器CIS（ContactImage Sensor）是繼CCD之后于20世紀(jì)90年代研究和開(kāi)發(fā)的一種新型光電耦合器件1。它將光電傳感陣列、LED光源陣列、柱狀透鏡陣列、移位寄存器和模擬開(kāi)關(guān)等集成在一個(gè)條狀方形盒內(nèi)，其工作原理與CCD較為相似，但與CCD相比，CIS具有體積小、價(jià)格低、結(jié)構(gòu)簡(jiǎn)單、安裝方便等優(yōu)點(diǎn)，目前在傳真機(jī)、掃描儀及條碼解碼器等領(lǐng)域可完全取代CCD圖像傳感器。       本文介紹一種基于復(fù)雜可編程邏輯器件CPLD（Complex Programmable Logic Device

3、）使用接觸式圖像傳感器實(shí)現(xiàn)的圖像采集系統(tǒng)。1 系統(tǒng)概述       圖像采集模塊的框圖如圖1所示，CIS圖像傳感器在CPL的控制下，將每一個(gè)像素的灰度值以模擬電壓值的形式通過(guò)串行移位方式傳輸出來(lái)，某個(gè)像素的電信號(hào)再經(jīng)過(guò)差動(dòng)放大器電路進(jìn)行信號(hào)調(diào)理后，由A/D轉(zhuǎn)換器將模擬電壓轉(zhuǎn)換數(shù)字量，通過(guò)總線的切換實(shí)現(xiàn)雙存儲(chǔ)區(qū)輪換工作，然后在CPLD的控制下，將轉(zhuǎn)換后的數(shù)字信號(hào)暫存在存儲(chǔ)器RAM中。             

4、         CPLD是系統(tǒng)的核心部件，主要完成CIS圖像傳感器的時(shí)序驅(qū)動(dòng)、A/D轉(zhuǎn)換器的控制、總線切換的控制、地址的產(chǎn)生，數(shù)據(jù)的存儲(chǔ)以及與DSP處理器的協(xié)調(diào)。        總線切換是采集的關(guān)鍵部分，實(shí)現(xiàn)了圖像數(shù)據(jù)存儲(chǔ)的兩幀輪換結(jié)構(gòu)2。當(dāng)CPLD向存儲(chǔ)器RAM1寫(xiě)一幀圖像時(shí)，DSP向存儲(chǔ)器RAM2讀取另一幀圖像，當(dāng)存儲(chǔ)器RAM1寫(xiě)滿且存儲(chǔ)器RAM2讀完時(shí)，由CPLD控制讀寫(xiě)總線相互切換，由CPLD繼續(xù)向存儲(chǔ)器RAM2寫(xiě)下一幀圖像，DSP向存

5、儲(chǔ)器RAM1讀取前一幀圖像，采用這種兩幀輪換的設(shè)計(jì)方法使得采集和處理可以同時(shí)進(jìn)行，提高了數(shù)據(jù)采集和處理的效率。2 硬件構(gòu)成2.1 CIS接觸式圖像傳感器       在本文的應(yīng)用中，接觸式圖像傳感器的有效掃描寬度為216mm。其光電檢測(cè)單元及柱狀透鏡分別對(duì)應(yīng)的排成線陣，共有1728個(gè)傳感單元、能夠以紅、綠及紅外三種光源對(duì)圖像進(jìn)行掃描，時(shí)鐘頻率為4M赫茲，型號(hào)為C2R2166289。2.2 A/D轉(zhuǎn)換器      TLC5510是美國(guó)TI公司生產(chǎn)的高速模數(shù)轉(zhuǎn)換器件3，它是一種采

6、用CMOS工藝制造的8位高阻抗并行A/D芯片，最大采樣可達(dá)20Msps。由于TLC5510不僅具有高速的A/D轉(zhuǎn)換功能，而且?guī)в袃?nèi)部采樣保持電路，因此大大簡(jiǎn)化了外圍電路的設(shè)計(jì)，由于其內(nèi)部帶有標(biāo)準(zhǔn)分壓電阻，從而可以從5V的供電電源中獲得2V滿刻度的基準(zhǔn)電壓。2.3 CPLD及DSP處理器       CPLD芯片選用ALtera公司的MAX7000S系列器件EPM7128SLC84，此芯片可以通過(guò)JTAG在線編程，由128個(gè)邏輯宏單元和2500個(gè)可用邏輯門。在MAXPLUS軟件中，使用高級(jí)硬件描述語(yǔ)言編程將設(shè)計(jì)好的硬件邏輯下載到芯片中，

7、使得對(duì)硬件的設(shè)計(jì)如同軟件設(shè)計(jì)一樣方便快捷。       緩沖存儲(chǔ)器由2片IS61C1024芯片構(gòu)成，IS61C1024是8位128KB的高速CMOS靜態(tài)RAM，最小存儲(chǔ)時(shí)間為12ns，能夠滿足高速數(shù)據(jù)讀寫(xiě)的要求，同時(shí)也適合大容量圖像數(shù)據(jù)的暫存。       DSP芯片采用TI公司的TMS320C5402芯片，采用改進(jìn)的哈佛結(jié)構(gòu)，具有低功耗、高速實(shí)時(shí)信號(hào)處理的特點(diǎn)。3 CPLD硬件邏輯功能的設(shè)計(jì)       CPLD是

8、圖像采集的核心部分，它直接控制CIS圖像傳感器和A/D轉(zhuǎn)換器，完成數(shù)字圖像數(shù)據(jù)采集、轉(zhuǎn)換和存儲(chǔ)，以及與DSP處理器的握手協(xié)調(diào)。       CPLD模塊總體功能的設(shè)計(jì)原理如圖2所示，CPLD產(chǎn)生CIS圖像傳感器的時(shí)鐘信號(hào)CLK（4M赫茲），選通信號(hào)輸入SI，紅色光源選通LEDr，綠色光源選通信號(hào)LEDg，紅外光源選通LEDir。當(dāng)CPLD控制這幾個(gè)信號(hào)產(chǎn)生相應(yīng)時(shí)序時(shí)，CIS傳感器通過(guò)模擬信號(hào)輸出引腳SIG向A/D轉(zhuǎn)換器串行移位輸出對(duì)應(yīng)像素的灰度。       CPLD控制A/

9、D轉(zhuǎn)換器的輸出選通OE信號(hào)，使A/D轉(zhuǎn)換器可以輸出轉(zhuǎn)換后的數(shù)據(jù)，同時(shí)，CPLD產(chǎn)生數(shù)據(jù)的存儲(chǔ)地址AD0.16和寫(xiě)信號(hào)WR，將A/D轉(zhuǎn)換器的數(shù)字圖像數(shù)據(jù)存儲(chǔ)在相應(yīng)的存儲(chǔ)區(qū)中。       總線切換與雙存儲(chǔ)區(qū)模塊實(shí)現(xiàn)了兩個(gè)數(shù)據(jù)存儲(chǔ)區(qū)的輪換工作，其原理圖如圖3所示，CPLD通過(guò)控制存儲(chǔ)選擇信號(hào)E來(lái)實(shí)現(xiàn)雙存儲(chǔ)區(qū)的輪換工作，在上電初始時(shí)，選擇信號(hào)E為高電平，存儲(chǔ)區(qū)RAM1為寫(xiě)狀態(tài)，同時(shí)RAM2受DSP處理器的控制，改變E的狀態(tài)，實(shí)現(xiàn)總線的切換。       EN、NEXT和READY是

10、DSP與CPLD之間的握手信號(hào)，EN為CPLD工作的使能信號(hào)，當(dāng)EN為低電平時(shí)CPLD才開(kāi)始工作。此時(shí)，若DSP處理器NEXT端上產(chǎn)生一個(gè)脈沖信號(hào)，CPLD控制CIS圖像傳感器采集一行（1728個(gè)像素）圖像，同時(shí)，READY置0，表示正在采集，當(dāng)一行圖像采集完成時(shí)，READY信號(hào)恢復(fù)為高電平，當(dāng)EN恢復(fù)為高電平時(shí)，CPLD停止工作，并將選擇信號(hào)E取反來(lái)實(shí)現(xiàn)總線切換，將當(dāng)前存儲(chǔ)器由CPLD寫(xiě)狀態(tài)切換為DSP讀狀態(tài)，實(shí)現(xiàn)雙存儲(chǔ)區(qū)的輪換工作。4 總線切換的實(shí)現(xiàn)       在本文的應(yīng)用中，要求高速實(shí)時(shí)的進(jìn)行圖像的采集和處理，要求40ms以內(nèi)

11、就要處理一幀圖像，如果采集與存儲(chǔ)圖像數(shù)據(jù)占用了太多的時(shí)間，則后面的圖像處理就無(wú)法完成了，為了盡可能縮短采集和存儲(chǔ)的時(shí)間，在系統(tǒng)中采用了兩組存儲(chǔ)器進(jìn)行輪換存儲(chǔ)。       在系統(tǒng)中，采用總線切換的方式達(dá)到兩存儲(chǔ)器交替讀寫(xiě)的功能，當(dāng)CPLD將A/D轉(zhuǎn)換器輸出的圖像數(shù)據(jù)寫(xiě)入RAM1時(shí)，DSP可以讀取RAM2中的數(shù)據(jù)并處理前一幀圖像的數(shù)據(jù)，當(dāng)CPLD寫(xiě)完一幀圖像數(shù)據(jù)，并且DSP完成前一幀圖像的處理后，改為CPLD向RAM2寫(xiě)數(shù)據(jù)，DSP和CPLD交換一次存儲(chǔ)器，如此循環(huán)，使得DSP的圖像處理和CIS的圖像采集可以并行獨(dú)立工作，保證了圖像的實(shí)

12、時(shí)和和高速性。                圖3中，RAM1和RAM2為2片IS61C1024，構(gòu)成雙數(shù)據(jù)緩沖存儲(chǔ)區(qū)，M1M4分別是由74HC16245所構(gòu)成的，實(shí)現(xiàn)地址總線切換控制，N1N4是由74HC245所實(shí)現(xiàn)的數(shù)據(jù)總線切換控制，C1和C2實(shí)現(xiàn)了存儲(chǔ)器控制線（RD讀信號(hào)、WR寫(xiě)信號(hào)等）的切換控制，當(dāng)選擇線E為高電平時(shí)，M1、M4、N1、N3及C1處于工作狀態(tài)，而M2、M3、N2、N4及C2處于高阻狀態(tài)。因此RAM1的數(shù)據(jù)總線、地址總線及控制總線只有總線與CPLD相連接，RAM2的全部總線與DSP相連接。從而實(shí)現(xiàn)由CPLD向RAM1寫(xiě)數(shù)據(jù)，DSP從RAM2讀數(shù)據(jù)，當(dāng)選擇線E為低電平時(shí)，則情況相反，DSP從RAM1讀數(shù)據(jù)，CPLD向RAM2寫(xiě)數(shù)據(jù)。結(jié)語(yǔ)