系統(tǒng)結(jié)構(gòu)實驗2015

1、計算機系統(tǒng)結(jié)構(gòu)實驗計算機系統(tǒng)結(jié)構(gòu)實驗 指導老師：宋繼志 劉文英實驗內(nèi)容實驗內(nèi)容n第一次實驗： 基于WinDLX 實驗一：熟悉模擬器實驗一：熟悉模擬器WinDLX的使用的使用 實驗二：流水線中的相關(guān)實驗二：流水線中的相關(guān) n第二次實驗：基于TEC-CA 實驗系統(tǒng) 實驗三：環(huán)境熟悉與基本實驗三：環(huán)境熟悉與基本CPU設計設計 實驗四：多級流水實驗四：多級流水CPU設計設計實驗報告實驗報告n實驗結(jié)束后完成實驗報告，實驗結(jié)束后完成實驗報告，4個實驗最后一起上交個實驗最后一起上交n4個實驗要求分別寫報告，按以下順序裝訂一本，附上封面 實驗一：熟悉模擬器實驗一：熟悉模擬器WinDLX的使用的使用 實驗二：流

2、水線中的相關(guān)實驗二：流水線中的相關(guān) 實驗三：環(huán)境熟悉與基本實驗三：環(huán)境熟悉與基本CPU設計設計 實驗四：多級流水實驗四：多級流水CPU設計設計計算機實驗中心網(wǎng)站的建設與完善下載地址與內(nèi)容雙擊桌面“我的電腦”,在地址欄輸入 “ 21/ ” 用戶名：ca 密 碼：ca （windlx教程下載） （DLX指令手冊） （實驗一 windlx軟件下載） （實驗二 源程序下載） 第二次實驗：基于第二次實驗：基于TEC-CA 實驗系統(tǒng)實驗系統(tǒng) 實驗三：環(huán)境熟悉與基本實驗三：環(huán)境熟悉與基本CPU設計設計 實驗四：多級流水實驗四：多級流水CPU設計設計 1. 1. 電源線的連

3、接電源線的連接實驗臺的電源插口在正后面，用電源線連接220V電源上。2. FPGA2. FPGA下載線的連接下載線的連接用Byterblaster下載線把PC機的并口和FPGA小板上的10芯JTAG口連接起來。3. 3. 通訊線兩種的連接通訊線兩種的連接（任選其一）1.串口通訊：將RS232串口線一端接教學機的正后方的串口，一端接PC機的串口。2.USBUSB通訊：通訊：將USB數(shù)據(jù)線一端接教學機的右邊USB口，一端接PC機的USB口。使用使用USBUSB通信線時，將開關(guān)通信線時，將開關(guān)SW22SW22撥到朝上方向撥到朝上方向。注意：兩種通訊方式受開關(guān)SW22SW22控制選擇控制選擇。4. 4

4、. 打開實驗臺電源。打開實驗臺電源。5. 5. 開啟軟件開啟軟件Quartus IIQuartus II。6. 6. 模式控制開關(guān)的選擇模式控制開關(guān)的選擇。TEC-CA支持3種基本調(diào)試模式：3種模式開關(guān)由REGSEL、CLKSEL和FDSEL設定，選用：單片機控制單片機控制FPGA-CPUFPGA-CPU調(diào)試運行模式（調(diào)試運行模式（101101）。實驗前的準備實驗前的準備授權(quán)文件授權(quán)文件License的安裝的安裝l查找C:altera90quartusbin文件夾下的 Quartus_II_9.0破解器.exe，直接在該文件夾下運行，破解C:altera90quartusbin下的sys_cp

5、t.dll和quartus.exe文件。l運行Quartus_II_9.0破解器.exe后,直接點擊“應用補丁”。 如果出現(xiàn)“未找到該文件。搜索該文件嗎？”，點擊“是”。 如果把Quartus_II_9.0破解器.exe直接Copy到C:altera90quartusbin下，就不會出現(xiàn)這個對話框，而是直接開始破解，生成授權(quán)文件license.dat。l(2)選中生成授權(quán)文件license.dat，用記事本打開。默認的license.dat路徑是在C:altera90quartusbin下。l(3) 把license.dat里所有的XXXXXXXXXXXX 用計算機網(wǎng)卡號替換，計算機網(wǎng)卡號可以

6、通過Quartus II 9.0的Tools菜單下選擇License Setup，下面就有NIC ID。l(4) 在Quartus II 9.0的Tools菜單下選擇License Setup，然后選擇License file，最后點擊OK。l注意：license文件存放的路徑名稱不能包含漢字和空格，空格可以用下劃線代替。實驗步驟實驗步驟 FPGA-CPU的一般實驗步驟的一般實驗步驟1用用HDL編寫設計方案，并將設計編譯、連接、適配，形成編寫設計方案，并將設計編譯、連接、適配，形成sof形式的文件形式的文件。 在進行FPGA-CPU的實驗之前，首先在EDA軟件Quartus下用VHDL編寫FP

7、GA-CPU，整個設計完成后進行編譯、連接和適配工作。然后指定芯片引腳，重新進行編譯、連接和適配工作，形成新的sof文件。2編寫規(guī)則文件編寫規(guī)則文件 規(guī)則文件是用戶自己指定的匯編指令格式文件。由于在TEC-CA系統(tǒng)中指令集是用戶自己定義的，因此需要用戶自己編寫規(guī)則文件。規(guī)則文件以行為單位，匯編器在初始化的時候會逐行解釋規(guī)則文件，生成指令表和部分符號表。規(guī)則文件在文本編輯器下生成即可。3編寫測試程序編寫測試程序 做CPU設計實驗，由于FPGA-CPU和實驗平臺上的存儲器構(gòu)成16位實驗計算機，編寫測試程序是必須的。測試程序用于檢驗FPGA-CPU設計的正確性。必須按照規(guī)則文件指定的格式編寫測試文件

8、。 以上3個步驟是正式實驗之前的準備工作（已經(jīng)給出）。 實驗步驟實驗步驟 FPGA-CPU的一般實驗步驟的一般實驗步驟（續(xù)）續(xù)） 4將將PC機和機和TEC-CA連接連接將PC機和TEC-CA連接。一是將下載電纜的一頭插到PC機的并行口上，將下載電纜的另一頭插到TEC-CA子板上的下載插座(JTAG)上。二是將RS-232通信電纜的一頭插在PC機的串行口上，將RS-232通信電纜的另一頭插到TEC-CA實驗箱背面的9針插座上；或者在使用USB口的情況下，將USB通信電纜一端接PC機的USB 口，另一端接實驗臺上的B型USB口。當SW22=1時，使用USB通信電纜；當SW22=0時，使用RS-23

9、2通信電纜。5打開打開TEC-CA實驗系統(tǒng)的電源實驗系統(tǒng)的電源打開電源后檢查實驗平臺上的+5V指示燈是否點亮。如果指示燈點亮，表示電源系統(tǒng)正常。6選擇實驗的調(diào)試模式選擇實驗的調(diào)試模式按選定的調(diào)試模式設置好3個模式選擇開關(guān)，將短路子DZ1DZ8按本實驗要求的正確方式短接或者斷開。 7按單片機復位按鈕，使單片機處于初始狀態(tài)按單片機復位按鈕，使單片機處于初始狀態(tài)8將將FPGA-CPU設計下載到設計下載到TEC-CA子板上的子板上的FPGA中中在PC機上啟動EDA軟件Quartus，將sof文件形式的FPGA-CPU設計下載到TEC-CA子板上的FPGA芯片中，構(gòu)成一個物理上的FPGA-CPU。9將測

10、試程序裝到存儲器中將測試程序裝到存儲器中在PC機上啟動Debugcontroller軟件，將測試程序裝到實驗平臺上的存儲器中。10根據(jù)選擇的調(diào)試模式調(diào)試程序根據(jù)選擇的調(diào)試模式調(diào)試程序 實驗內(nèi)容實驗內(nèi)容 基于TEC-CA 實驗系統(tǒng) 實驗三 實驗三：環(huán)境熟悉與基本實驗三：環(huán)境熟悉與基本CPU設計設計 (1) 熟悉實驗臺運行環(huán)境與調(diào)試方法，掌握基本熟悉實驗臺運行環(huán)境與調(diào)試方法，掌握基本CPU的設計，為自行設的設計，為自行設計多級流水計多級流水CPU打好基礎(chǔ)。打好基礎(chǔ)。 (2) 掌握掌握HDL硬件描述語言，對硬件描述語言，對CPU的各個功能模塊進行代碼編寫，并的各個功能模塊進行代碼編寫，并學會將各個功

11、能部分組織連接成一個完整學會將各個功能部分組織連接成一個完整CPU體系結(jié)構(gòu)，學會利用體系結(jié)構(gòu)，學會利用Quartus對程序進行仿真和調(diào)試。并掌握對程序進行仿真和調(diào)試。并掌握FPGA-CPU在在“TEC-CA開放式開放式CPU實驗教學系統(tǒng)實驗教學系統(tǒng)”上的調(diào)試方法。上的調(diào)試方法。 (3) 學習設計一個包括指令系統(tǒng)、運算器、控制器和寄存器組等的完整學習設計一個包括指令系統(tǒng)、運算器、控制器和寄存器組等的完整的的CPU。設計的。設計的CPU具有復位功能，以便使用具有復位功能，以便使用TEC-CA實驗臺上的實驗臺上的“CPU復復位位”按鈕對按鈕對CPU復位，使復位，使CPU處于調(diào)試前的初始狀態(tài)。處于調(diào)試

12、前的初始狀態(tài)。 (4) 掌握調(diào)試軟件掌握調(diào)試軟件Debugcontroller的使用方法，學習編寫指令系統(tǒng)的規(guī)的使用方法，學習編寫指令系統(tǒng)的規(guī)則文件。則文件。 為了配合為了配合CPU的調(diào)試，需要學習軟件的調(diào)試，需要學習軟件Debugcontroller的使用，編寫指的使用，編寫指令系統(tǒng)的規(guī)則文件以及調(diào)試方法令系統(tǒng)的規(guī)則文件以及調(diào)試方法 。 見實驗指導附錄見實驗指導附錄B。實驗內(nèi)容實驗內(nèi)容 基于TEC-CA 實驗系統(tǒng) 實驗三 測試：測試：1Testl(EXlTXT)：8位位8位乘法運算位乘法運算 2Test2(EX2TXT)：內(nèi)存讀寫測試：內(nèi)存讀寫測試3Test3(EX3TXT)：冒泡排序：冒泡

13、排序思考：思考：1.簡述基本簡述基本CPU的結(jié)構(gòu)，各部件如何設計實現(xiàn)？的結(jié)構(gòu)，各部件如何設計實現(xiàn)？2.指令譯碼選用組合邏輯控制器與選用微程序控制器的區(qū)別？指令譯碼選用組合邏輯控制器與選用微程序控制器的區(qū)別？ 注意：注意： CPU下載一次后不必再下載，除非重啟實驗臺下載一次后不必再下載，除非重啟實驗臺! 每次執(zhí)行新程序前要按實驗臺上的每次執(zhí)行新程序前要按實驗臺上的CPU復位按鈕，使復位按鈕，使FPGA-CPU復復位，然后執(zhí)行位，然后執(zhí)行DebugReset命令，使命令，使Debugcontroller處于開始調(diào)試狀處于開始調(diào)試狀態(tài)。態(tài)。 實驗內(nèi)容實驗內(nèi)容 基于TEC-CA 實驗系統(tǒng) 實驗四 實驗

14、四：多級流水實驗四：多級流水CPU設計設計 (1) 設計一個包括指令系統(tǒng)、尋址方式、數(shù)據(jù)表示、寄存器組、存儲設計一個包括指令系統(tǒng)、尋址方式、數(shù)據(jù)表示、寄存器組、存儲系統(tǒng)、流水線結(jié)構(gòu)等的系統(tǒng)、流水線結(jié)構(gòu)等的CPU。設計的。設計的CPU必須具有復位功能，以便使用必須具有復位功能，以便使用TEC-CA實驗臺上的實驗臺上的“CPU復位復位”按鈕對按鈕對CPU復位，使復位，使CPU處于調(diào)試前處于調(diào)試前的初始狀態(tài)。的初始狀態(tài)。 (2) 掌握掌握HDL硬件描述語言，對硬件描述語言，對CPU的各個功能模塊進行代碼編寫，的各個功能模塊進行代碼編寫，并學會將各個功能部分組織連接成一個完整并學會將各個功能部分組織連

15、接成一個完整CPU體系結(jié)構(gòu)。體系結(jié)構(gòu)。 (3) 學會利用學會利用Quartus對程序進行仿真和調(diào)試。并掌握對程序進行仿真和調(diào)試。并掌握FPGA-CPU在在“TEC-CA開放式開放式CPU實驗教學系統(tǒng)實驗教學系統(tǒng)”上的調(diào)試方法。上的調(diào)試方法。 （4) 加深對數(shù)據(jù)相關(guān)、結(jié)構(gòu)相關(guān)的理解，了解這兩類相關(guān)對加深對數(shù)據(jù)相關(guān)、結(jié)構(gòu)相關(guān)的理解，了解這兩類相關(guān)對CPU性能性能的影響。的影響。 實驗內(nèi)容實驗內(nèi)容 基于TEC-CA 實驗系統(tǒng) 實驗四 測試：測試：1Testl(EXlTXT)：8位位8位乘法運算位乘法運算 2Test2(EX2TXT)：內(nèi)存讀寫測試：內(nèi)存讀寫測試3Test3(EX3TXT)：求質(zhì)數(shù)：求

16、質(zhì)數(shù) 思考：思考：1并簡述多級流水并簡述多級流水CPU設計思想，你有何看法？設計思想，你有何看法？2. 該流水線相關(guān)專用通路處理策略是怎樣？如何實現(xiàn)的？該流水線相關(guān)專用通路處理策略是怎樣？如何實現(xiàn)的？3. ALU輸入多路選擇器，選通條件是什么？輸入多路選擇器，選通條件是什么？4. 給出該給出該CPU的管腳功能定義。的管腳功能定義。注意：注意： CPU下載一次后不必再下載，除非重啟實驗臺下載一次后不必再下載，除非重啟實驗臺! 每次執(zhí)行新程序前要按實驗臺上的每次執(zhí)行新程序前要按實驗臺上的CPU復位按鈕，使復位按鈕，使FPGA-CPU復復位，然后執(zhí)行位，然后執(zhí)行DebugReset命令，使命令，使Debugcontroller處于開始調(diào)試狀處于開始調(diào)試狀態(tài)。態(tài)。 實驗內(nèi)容實驗內(nèi)容 基于TEC-CA 實驗系統(tǒng) 注意：注意： CPU下載一次后不必再下載，除非重啟實驗臺下載一次后不必再下載，除非重啟實驗臺! 每次執(zhí)行新程序前要按實驗臺上的每次執(zhí)行新程序前要按實驗臺上的CPU復位按鈕，使復位按鈕，