單片機硬件設計基礎

1、單片機硬件設計基礎單片機硬件設計基礎物流工程學院物流工程學院 陳巨濤陳巨濤1. 單片機系統(tǒng)設計的內(nèi)容單片機系統(tǒng)設計的內(nèi)容n硬件總體設計需求分析總體構架：系統(tǒng)框圖、MCU選型、關鍵器件、接口等。n硬件原理圖設計與繪制n印刷電路板(PCB)布線n印刷電路板加工n元件焊接與組裝n軟硬件聯(lián)調(diào)：驅(qū)動程序設計與調(diào)試n應用程序設計與調(diào)試2. 數(shù)字電路的接口電平數(shù)字電路的接口電平2.1 TTLnTransistor-Transistor Logicn由晶體管和電阻構成。n電流控制器件，速度快，傳輸延遲時間短(5-10ns)，但功耗大。n標準的TTL電平采用5V電源。n輸出高電平Uoh 2.4Vn輸出低電平Uo

2、l 0.4V n輸入高電平Uih2.0Vn輸入低電平Uil0.8V2.2 CMOSnComplementary Metal Oxide Semiconductorn 由成對的金屬氧化物半導體器件組成。n 電壓控制器件，輸入電阻大，對干擾信號敏感，不用的輸入端不應開路。噪聲容限較寬，靜態(tài)功耗很小。n 5V CMOS邏輯電平是常用邏輯電平。n 輸出高電平UohVCCn 輸出低電平UolGNDn 輸入高電平Uih0.7VCCn 輸入低電平Uil0.2VCC n在同樣5V供電情況下，COMS電路可以直接驅(qū)動TTL，因為CMOS的輸出高電平大于2.0V,輸出低電平小于0.8V；n而TTL電路則不能直接驅(qū)

3、動CMOS電路，TTL的輸出高電平為大于2.4V，如果落在2.4V3.5V之間，則CMOS電路就不能檢測到高電平，低電平小于0.4V滿足要求，所以在TTL電路驅(qū)動COMS電路時需要加上拉電阻。 2.3 74系列芯片的邏輯電平系列芯片的邏輯電平 n74系列邏輯芯片從邏輯功能上分有很多種，不同的編號n74系列邏輯芯片從邏輯電平上分也有很多種，常見包括5V邏輯的LS、HC、HCTn74LS：輸入電平TTL，輸出電平TTLn74HC：輸入電平CMOS，輸出電平CMOSn74HCT：輸入電平TTL，輸出電平CMOSn74LV： 3.3V TTL電平2.4 集電極開路集電極開路(OC)和漏極開路和漏極開路

4、(OD)n集電極開路輸出針對TTLn漏極開路輸出針對CMOSn特點：利用外部電路的驅(qū)動能力，減少IC內(nèi)部的驅(qū)動負荷。可以將多個OC/OD輸出連接到一條線上，實現(xiàn)“線與”。 可以利用改變上拉電源的電壓，改變傳輸電平。不連接外部的上拉電阻，則只能輸出低電平。 2.5 圖騰柱圖騰柱(Totem Pole)輸出輸出n兩個三極管/MOSFET推挽相連，即推挽輸推挽輸出出。n可以輸出高低電平，驅(qū)動能力強。2.6 不同邏輯電平互聯(lián)問題不同邏輯電平互聯(lián)問題n不同電平邏輯的混合電壓數(shù)字系統(tǒng)中，不同電平邏輯數(shù)字器件互相接口的問題：不同電平標準，其邏輯電平定義不同，可能某一個電平值，在一種電平邏輯下被認為是高電平，

5、而在另一種電平邏輯下則認為是低電平。 加到輸入和輸出引腳上允許的最大電壓限制問題。 不同電平標準引腳信號變化速度存在差異。 n邏輯電平標準是通過幾個參數(shù)來描述的。(Uih)： 保證邏輯門的輸入為高電平時所需要的最小輸入高電平，當輸入電平高于Uih時，則認為輸入電平為高電平。 (Uil)：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當輸入電平低于Uil時，則認為輸入電平為低電平。 (Uoh)：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大于此Uoh 。 (Uol)：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小于此

6、Uol 。 n為了成功的實現(xiàn)兩器件接口，一定要保證以下條件：發(fā)送器件的Uoh必須大于接收器件的Uih 考慮到抗干擾能力，還須有一定噪聲容限：發(fā)送器件的Uol必須小于接收器件的Uil 考慮到抗干擾能力，還須有一定噪聲容限：n同一電平標準的互聯(lián)匹配同一電平標準的互聯(lián)匹配常見電平邏輯的轉(zhuǎn)換標準圖常見電平邏輯的轉(zhuǎn)換標準圖n同一電平標準的器件，滿足， n因此互聯(lián)不存在電平匹配問題，并且驅(qū)動能力也是合適的。n5V CMOS/TTL的電平匹配的電平匹配常見電平邏輯的轉(zhuǎn)換標準圖常見電平邏輯的轉(zhuǎn)換標準圖n5V CMOS器件輸出信號，5V TTL器件輸入信號Uoh為5V CMOS的Uoh，即4.44V，Uih為5

7、V TTL的Uih，即2V，滿足滿足。Uol為5V CMOS的Uol，即0.5V，Uil為5V TTL的Uil，即0.8V，滿足滿足。故5V CMOS器件輸出信號到5V TTL器件，從電平上可以正確識別信號。n5V TTL器件輸出信號，5V CMOS器件輸入信號Uoh為5V TTL的Uoh，即2.4V，Uih為5V CMOS的Uih，即3.5V，。Uol為5V TTL的Uol，即0.4V，Uil為5V CMOS的Uil，即1.5V，滿足滿足。故5V TTL器件輸出信號到5V CMOS器件，低電平可以正確識別，而高電平不能正確識別。n5V電平與電平與3.3V電平的匹配電平的匹配n越來越多的芯片采

8、用3.3V供電n3.3V邏輯電平標準有LVTTL和LVCOMS等，但實際使用多數(shù)是LVTTL。n3.3V器件的Uoh和Uol電平分別是2.4V和0.4V，5V TTL器件的Uih和Uil 電平分別是2V和0.8V。n3.3V器件高電平上限不會超過其3.3V，所以也不會超過5V器件能接受的電平。n反過來，5V TTL器件輸出的典型值接近5V，故如果3.3V器件能夠承受5V電壓，則5V TTL是可以直接驅(qū)動3.3V TTL電平器件的。n可以采用雙電壓供電(一邊3.3V電壓，另一邊5V電壓)的雙向驅(qū)動器實現(xiàn)電平轉(zhuǎn)換。n74LVC4245、74LVX4245、74LVC164245、 74LVX164

9、245等芯片，可較好解決3.3V與5V電平的轉(zhuǎn)換問題。 n該方案使用的電平轉(zhuǎn)換芯片價格貴，且5V側不能再直接混連3.3V器件，不甚靈活。n實際中常采用另一種既經(jīng)濟又靈活還可靠的方案實現(xiàn)3.3V與5V電平部分的有效互連。n采用3.3V單一電源供電、3.3V TTL電平邏輯、的數(shù)據(jù)緩沖器芯片進行電平轉(zhuǎn)換。n74LVC245A、74LVX245、 74LVC16245A、74LVX16245A等芯片。n這些芯片的特點：雖然是3.3V器件，但其端口具有5V容忍能力，也就是說5V邏輯電平加在其端口，能正確識別邏輯，且不會受到高于3.3V供電電壓信號的影響。 3. 電子元件及封裝電子元件及封裝n封裝：包裹

10、在硅晶外層的物質(zhì)。n元件尺寸常用單位：mil(密耳)、mm(毫米)。n元件封裝總體上有兩種：插入式、表面安裝式(SMD)。3.1 電阻電阻n插入式封裝大小與功率有關。功率 (W) L (mm)D (mm)H (mm) d (mm)1/83.40.31.90.2282.00.50.051/46.30.52.40.2282.00.60.05 1/29.00.53.30.3262.00.60.05111.514.50.5352.00.80.05215.515.00.5332.00.80.05插入式電阻安裝在電路板上應與電路板平行，且引腳盡量短。不能垂直于電路板安裝，否則會由于溫度不同造成熱電勢。需要

11、將電阻彎折。這種臥式直插電阻在PCB布線軟件上一般稱為：AXIAL-xxxx是焊盤中心距，單位是英寸。阻值和精度一般用色環(huán)表示。1/8W-AXIAL-0.3 (7.6mm)1/4W-AXIAL-0.4 (10.2mm)或AXIAL-0.3（彎折靠近電阻根部）1/2W-AXIAL-0.5 (12.7mm)或AXIAL-0.4（彎折靠近電阻根部）1W-AXIAL-0.6 (15.2mm)或AXIAL-0.5（彎折比較靠近電阻根部）2W-AXIAL-0.8 (20.3mm) 3W-AXIAL-1.0 (25.4mm)5W -AXIAL-1.2 (30.5mm)n貼片式封裝大小與功率有關0201，1/

12、20W 0402，1/16W 0603，1/16W 1/10W 0805，1/10W 1/8W 1206，1/8W 1/4W1210，1/4W 1/3W 1812，1/2W 2010，1/2W 3/4W 2512，1W貼片電阻一般有兩個精度：1%和5%。貼片電阻上表面標注數(shù)值，表示阻值和精度。精度系列精度系列 實際標注實際標注解析解析實際值實際值5%1R2R代表小數(shù)點位置代表小數(shù)點位置1R2=1.2820兩位有效數(shù)兩位有效數(shù)82x100=82473兩位有效數(shù)兩位有效數(shù)47x103 =47000=47k1%1R20R代表小數(shù)點位置代表小數(shù)點位置1R20=1.2082R082R0=82.01503

13、三位有效數(shù)三位有效數(shù)150 x103 =150000=150k貼片電阻標準阻值與精度3.2 電容電容n電容的種類n云母電容容量穩(wěn)定，精度高，耐熱，高頻性能好，通常用作精密的標準電容及較高的高頻電路。受介質(zhì)材料的影響，容量不能做太大，一般在10pF-10nF之間，且造價高。n陶瓷電容陶瓷電容器是以陶瓷材料為介質(zhì)的電容器的總稱。品種繁多，外形尺寸相差甚大。I型陶瓷電容：有高穩(wěn)定性和低損失，適用于高頻及諧振電路。 II型陶瓷電容：其容積效率高，但穩(wěn)定性及準確度較差，適用于低頻、緩沖、解耦及旁路電路。 III型陶瓷電容：其容積效率更高，但其穩(wěn)定性及準確度更差。 陶瓷電容按外形分為以下幾種：碟型，有樹脂

14、涂層，插入式封裝的電容 由多層電容組成長方體的表面貼裝技術電容 沒有針腳的碟型電容，一般會放在電路板的槽中，直接焊接在電路板上，常用在特高頻(UHF)的應用。 圓筒型的，目前已不使用。 按材質(zhì)分類有Y5V，X5R，X7R，NPO(COG)第1位表示低溫，第2位表示高溫，第3位表示偏差Y5V表示工作在-30+85度，整個溫度范圍內(nèi)偏差-82%+22%X5R表示工作在-55+85度，整個溫度范圍內(nèi)偏差正負15%X7R表示工作在-55+125度，整個溫度范圍內(nèi)偏差正負15%NPO(COG)是溫度特性最穩(wěn)定的陶瓷電容器，電容溫漂很小，在溫度范圍內(nèi)容量很穩(wěn)定，溫度范圍是-55125度，適用于振蕩器，超高

15、頻濾波去耦，但容量一般做不大，pF級。片式多層陶瓷電容(MLCC)陶瓷介質(zhì)膜片與印刷電極交替疊壓，高溫共燒制成。也叫獨石電容。其還有體積小，寄生電阻電感小，容積效率大，壽命長，可靠性高，適合表面安裝等特點。 MLCC電容的封裝NPO(COG)封 裝 DC=50V DC=100V 0805 0.5pF1nF 0.5pF820pF 1206 0.5pF1.2nF 0.5pF1.8nF 1210 560pF5.6nF 560pF2.7nF 2225 1nF33nF 1nF18nF X7R封 裝 DC=50V DC=100V 0805 330pF56nF 330pF12nF 1206 1nF150nF

16、 1nF47nF 1210 1nF220nF 1nF100nF 2225 10nF1F 1nF560FY5V封 裝 DC=25V DC=50V 0805 10nF390nF 10nF100F 1206 10nF1F 10nF330nF 1210 100nF1.5F 10nF470nF 2225 680nF2.2F 680nF1.5F陶瓷電容的電感性較其他電容器要低，因此適用于高頻應用，一般可以到達數(shù)百MHz，若在電路上進行微調(diào)，甚至可以到達1GHz。若希望達到更高自共振頻率，需要使用更昂貴及少見的電容，如玻璃電容或云母電容。n聚丙烯(CBB)膜電容容量范圍寬，絕緣高，工作電壓范圍極寬，工作溫度

17、范圍寬(負溫度系數(shù)) 。損耗很小，性能極為接近理想電容器?？蓪崿F(xiàn)金屬化，具有自愈特性。耐熱性差，價格較高，體積大。容量范圍為1000pF-10uF，額定電壓為63-2kV。特別適合應用于高頻、高壓、高穩(wěn)定、高脈沖以及交流場合。n聚酯膜(CL)電容又稱滌綸電容容量范圍寬，絕緣電阻高，工作電壓范圍極寬，工作溫度范圍寬(正溫度系數(shù))。穩(wěn)定性好，損耗較小，抗脈沖能力強，可靠性高?？蓪崿F(xiàn)金屬化，具有自愈特性。已實現(xiàn)表面安裝，可替代陶瓷電容器，在高性能要求的電路中得到廣泛應用。容值范圍為470pF-4.7uF，額定電壓范圍為63-630V，體積較大。在各種直流或中低頻脈動電路中使用。適宜作為旁路電容使用。

18、n電解電容鋁電解電容以鋁為正極，液體電解質(zhì)作負極，氧化鋁膜為介質(zhì)。有極性，不能反接。溫度范圍多為-2085oC，耐壓為6. 3450V，容量10680uF。電容量大， 價格便宜， 廣泛應用于低頻旁路、 偶合和電源濾波等場合。容量偏差大、穩(wěn)定性差、 損耗和漏電流大、耐溫差、有極性、 可靠性差、 壽命短。鉭電解電容用金屬鉭(Ta)作為陽極材料制成。單位體積內(nèi)的電容量大，是所有電容器中相同體積能達到電容量最大的電容，易制成適于表面貼裝的小型和片型元件。 一般鉭電解電容器都能在-50100的溫度下正常工作，雖然鋁電解電容也能在這個范圍內(nèi)工作，但性能遠遠不如鉭電容。耐腐蝕，壽命長、絕緣電阻高、漏電流小長

19、時間工作能保持良好的性能。耐壓較低，不超過160V，價格貴。貼片鉭電解電容的封裝n電容的標稱值與精度紙介電容、金屬化紙介電容、紙膜復合介質(zhì)電容、低頻有機薄膜介質(zhì)電容 誤差有：5%，10%，20%高頻有機薄膜介質(zhì)電容、瓷介電容、玻璃釉電容、云母電容誤差有：5%，10%，20%鋁、鉭電解電容誤差有：10%，20%，-2050%， -10%100%n電容的電容的ESR和和ESLESR：等效串連電阻(Equivalent Series Resistance)。 一個理想電容，自身不會產(chǎn)生任何能量損失，但是實際上，因為制造電容的材料有電阻，電容的絕緣介質(zhì)有損耗。表現(xiàn)就像一個電阻跟電容串連在一起。理想電容

20、上的電壓不能突變。但是有了ESR，電阻自身會產(chǎn)生壓降，這導致了電容器兩端的電壓會產(chǎn)生突變。這會降低電容的濾波效果，所以很多高質(zhì)量的電源都要使用低ESR的電容器。 低ESR的電容價格相對昂貴，所以很多采取并聯(lián)策略，用多個ESR相對高的電容并聯(lián)，形成一個低ESR 的大容量電容。犧牲一定的PCB空間，換來器件成本的減少。一般來說，ESR最小是陶瓷電容，再是鉭電解電容，最差是鋁電解電容。頻率較高時盡量選用低價的陶瓷電容，需要體積小大電容則可以用鉭電容，只是價位較貴。用電解電容時一定要并一個陶瓷電容，因為電解電容高頻響應不好且ESR值大。ESL：等效串聯(lián)電感。早期的卷制電感有很高的ESL，而且容量越大的

21、電容ESL一般也越大。ESL經(jīng)常會成為ESR的一部分，并且ESL也 會引發(fā)一些電路故障，比如串連諧振等。但從相對容量來說，ESL的比例太小，出現(xiàn)問題的幾率很小，再加上電容制作工藝的進步，現(xiàn)在已經(jīng)逐漸忽略ESL，而 把ESR作為除容量之外的主要參考因素了。 3.3 電感電感n電感的種類：疊層電感(Multilayer Inductor)薄膜電感(Film Inductor)繞線電感(Coil Inductor)n額定電流線繞電感：通過電流使電感量下降10%的電流值 疊層電感、厚膜電感、磁珠：產(chǎn)品通過的電流是元件表面溫度上升20的電流值nQ值：衡量電感器件的主要參數(shù)。指電感器在某一頻率的交流電壓下

22、工作時，所呈現(xiàn)的感抗與其等效損耗電阻之比。n電感器的Q值越高，其損耗越小，效率越高。 n疊層電感(Multilayer Inductor)用鐵氧體漿料和導體漿料交替印刷、疊層、燒結，形成閉合磁路采用先進的厚膜多層印刷技術和疊層生產(chǎn)工藝，可實現(xiàn)超小型表面貼裝。疊層片式電感器可分為高頻型、高Q值型、高損耗型、低噪聲型等幾種。 n疊層電感的特性：電感量: 1.0 100nHQ值: 8 50 typical (at 1000MHz)溫度系數(shù): +250ppm/C工作溫度范圍: 55C +125Cn應用場合射頻/中頻阻抗匹配射頻高頻扼流n薄膜電感(Film Inductor)通過光刻單層陶瓷薄膜形成電感

23、電感值的精度很高n薄膜電感的特性精度高，誤差可達0.1 nH 和0.2 nH 電感量: 1.0 10.0nHQ值: 29 57 typical (at 1000MHz)溫度系數(shù): +100ppm/C工作溫度范圍: -55C +125Cn應用場合需要高精度電感的場合，如射頻振蕩電路n繞線電感(Coil Inductor)將細導線繞在軟磁芯上制成。磁芯可以為空氣隙或鐵氧體。外層一般用樹脂封固。其工藝繼承性強，但體積小型化有限。感值較大，體積就會較大。n繞線電感的特性電感值誤差: 2%, 5%, 10%高Q值高自諧振頻率工作溫度范圍: 40C +125Cn繞線電感的應用中頻 阻抗匹配射頻振蕩電路大電

24、流的中頻平波或扼流電路需要高Q值(高效率)的電路中，如開關電源n電感使用場合總結疊層電感：用于一般場合。薄膜電感：用于對精度有一定的要求，感值較小的場合。繞線電感：用于對電流、對Q值(即損耗)、對大感值精度有一定要求的場合。3.4 常見的芯片封裝常見的芯片封裝nDIP (Dual In-line Package) 雙列直插式封裝。插裝型封裝之一，引腳從兩側引出，材料有塑料和陶瓷兩種。 DIP 是最普及的插裝型封裝，應用范圍包括標準邏輯IC，存貯器LSI，微機電路等。 引腳中心距2.54mm。寬度通常為15.2mm。也有寬度為7.52mm 和10.16mm 封裝。 nSOP (Small Out

25、-line Package) 小外形封裝。表面貼裝型封裝之一，引腳從封裝兩側引出呈海鷗翼狀。材料有塑料 和陶瓷兩種。是普及最廣的表面貼裝封裝。也叫SO、SOL 和SOIC。 引腳中心距1.27mm，引腳數(shù)從844。 引腳中心距小于1.27mm 的SOP稱為SSOP；高度不到1.27mm 的SOP稱為TSOP。nQFP (Quad Flat Package) 四側引腳扁平封裝。表面貼裝型封裝之一，引腳從四個側面引出呈海鷗翼(L)型。基材有陶瓷、金屬和塑料三種。塑料封裝占絕大部分。QFP 是最普及的多引腳LSI封裝，不僅用于微處理器，門陣列等數(shù)字邏輯LSI 電路，而且也用于VTR 信號處理、音響信

26、號處理等模擬LSI 電路。引腳中心距有1.0mm、0.8mm、 0.65mm、0.5mm、0.4mm、0.3mm 等多種規(guī)格。根據(jù)封裝本體厚度分為 QFP(2.0mm3.6mm 厚)、LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三種。 有的廠家把引腳中心距為0.5mm 的QFP 專門稱為收縮型QFP 或SQFP、VQFP。 但有的廠家把引腳中心距為0.65mm 及0.4mm 的QFP 也稱為SQFP，至使名稱稍有一些混亂。nPLCC (Plastic Leaded Chip Carrier) 帶引線的塑料芯片載體。表面貼裝型封裝之一。引腳從封裝的四個側面引出，呈J形。美國TI公司首先

27、在DRAM中采用，現(xiàn)在已經(jīng)普及用于更多的芯片。引腳中心距1.27mm，引腳數(shù)從18 到84。 J 形引腳不易變形，比QFP 容易操作，但焊接后的外觀檢查較為困難。PLCC與LCC(也稱QFN)相似。以前，兩者的區(qū)別僅在于前者用塑料，后者用陶瓷。但現(xiàn)在已經(jīng)出現(xiàn)用陶瓷制作的J 形腳封裝和用塑料制作的無引腳封裝，已無法分辨。因此日本電子機械工業(yè)會于1988 年決定，把從四側引出J 形引 腳的封裝稱為QFJ，把在四側帶有電極凸點的封裝稱為QFN。nSOJ (Small Out-line J-leaded Package)J 形引腳小外型封裝。表面貼裝型封裝之一。引腳從封裝兩側引出向下呈J形。 通常為塑

28、料制品，多數(shù)用于DRAM和SRAM 等存儲器。引腳中心距1.27mm，引腳數(shù)從20 至40。 nBGA (Ball Grid Array)球形觸點陳列，表面貼裝型封裝之一。在印刷基板的背面按陣列方式制作出球形凸點作為引腳，在印刷基板的正面裝配芯片，然后用模壓樹脂或灌封方法進行密封。引腳可超過200，是多引腳芯片用的一種封裝。該封裝是Motorola公司開發(fā)的，首先在便攜電話等設備中采用。最初，BGA 的引腳(凸點)中心距為1.5mm，引腳數(shù)為225?，F(xiàn)在可做到更多引腳。 4. 基于基于EMC的印刷電路板設計的印刷電路板設計n晶體、晶振、繼電器、開關電源等強輻射器件電路等敏感器件距面板、連接器的

29、邊緣1000mil，距板內(nèi)屏蔽罩、屏蔽外殼500mil；n功能模塊電路分開放置 ；n多種模塊電路在同一PCB上放置時，數(shù)字電路與模擬電路、高速與低速電路分開布局；4.1 具體布線原則具體布線原則nPCB走線應盡量避免直角和銳角；n3W規(guī)則：為減少線間串擾，應保證線中心間距不少于三倍線寬n環(huán)路最小規(guī)則(信號線與其回路構成的環(huán)路面積極可能小)n短線規(guī)則(布線長度應盡可能短，振蕩器應放在離器件很近的位置)n開環(huán)檢查規(guī)則(一般情況下不允許出現(xiàn)一端懸空的布線)n閉環(huán)檢查規(guī)則(防止信號在不同層間形成閉環(huán))n20H規(guī)則(防止電源層產(chǎn)生邊沿效應)n時鐘信號線包地原則(盡可能在時鐘線的兩側包地線，條件不允許，也

30、應該使時鐘線和地線緊鄰走線)包地線時鐘源4.2 疊層安排疊層安排n兩層板兩層板(雙面板雙面板)n信號線、電源線、地線混合在一起布線。n布線方式將電源線從同一層以輻射狀拉線，有電源到每一個元件，力求路徑最短將地線與電源線相鄰平行布線，使得高頻噪聲的回路最短。避免不同樹枝相互交錯，造成閉合環(huán)路。地線可以采用覆銅構成地平面。n四層板四層板n可選方案：元件主要放置側n難以測量調(diào)試難以測量調(diào)試n散熱面積太大，焊接困散熱面積太大，焊接困難難n可防止線條上的可防止線條上的RF輻射，輻射，但無法防止元件引腳的但無法防止元件引腳的RF輻射輻射4.3 數(shù)字模擬混合系統(tǒng)的接地數(shù)字模擬混合系統(tǒng)的接地n數(shù)字信號是高低電

31、平跳變的，高頻噪聲大，而模擬信號則變化相對緩慢。n各信號都跟地平面形成回流。如果不對模擬部分地和數(shù)字部分地進行區(qū)分，直接混在一起，會導致數(shù)字部分的高頻噪聲傳到模擬部分，造成干擾。n為了避免數(shù)字部分的高頻噪聲對模擬部分造成影響，在模擬和數(shù)字部分的地之間使用磁珠隔離。n如果模擬部分供電與數(shù)字部分為同一電源時，為防止數(shù)字干擾從電源進入模擬部分，在模擬電源和數(shù)字電源之間也使用磁珠隔離。 n同時在PCB布置時也要把模擬部分和數(shù)字部分單獨分區(qū)域放置，且兩區(qū)域之間不能相互重疊。最后用兩磁珠連接兩區(qū)域。n磁珠，即鐵氧體磁珠（Ferrite Bead），是目前應用發(fā)展很快的一種抗干擾元件，其廉價、易用，濾除高頻

32、噪聲效果顯著。n鐵氧體對低頻電流幾乎沒有什么阻抗，而對較高頻率的電流會產(chǎn)生較大衰減作用，并且高頻電流被吸收并轉(zhuǎn)換成熱能的形式耗散掉。n磁珠和電感的區(qū)別。磁珠是能量轉(zhuǎn)換(消耗)器件，而電感是儲能元件。電感多用于電源濾波回路，側重于抑止傳導性干擾；磁珠多用于信號回路，主要用于EMI方面。磁珠用來吸收超高頻信號，而電感是一種儲能元件，用于LC振蕩電路、中低頻濾波電路等，其應用頻率范圍很少超過50MHz。磁珠的單位是按照它在某一頻率下的阻抗來標稱的，單位是歐姆，不是亨利。一般以100MHz為標準，如200/100MHz，就是指在100MHz頻率的時候磁珠的阻抗為200。PCB設計中的各種設計中的各種“層層”敷銅層，主要用于繪制信號線，正片正片顯示，放置在上面的任何對象(線、矩形敷