基于DDS芯片AD9851的精密跳頻信號發(fā)生器

1、基于DDS芯片AD9851的精密跳頻信號發(fā)生器 時間:2007-5-9作者:羅正寧、張斌、黃成甲、陳來源: 摘  要：直接數(shù)字頻率合成（Direct Digital Frequency Synthesis簡稱DDS）是近年來迅速發(fā)展起來的一種新的頻率合成方法，廣泛應(yīng)用于通訊、導(dǎo)航、雷達(dá)、遙控遙測、電子對抗以及現(xiàn)代化的儀器儀表工業(yè)等領(lǐng)域。而AD9851是美國模擬器件公司（ADI）最新推出的高品質(zhì)、高集成度DDS芯片。本設(shè)計采用該DDS芯片作為核心元件， 以ATmage16單片機(jī)為主控器件，1602點(diǎn)陣式字符型液晶顯示模塊作為顯示器，構(gòu)成了一種精密的DDS信號發(fā)生器。文中詳細(xì)介

2、紹了DDS的基本工作原理以及該精密信號發(fā)生器的軟、硬件設(shè)計方法，給出了具體的程序設(shè)計方案。設(shè)計實現(xiàn)的信號發(fā)生器，輸出頻率范圍為060MHz、最小步進(jìn)為1Hz、輸出信號幅度大于0.8Vp-p、雜散小。關(guān)鍵詞：直接數(shù)字頻率合成（DDS）；AD9851；AVR；信號發(fā)生器；頻率控制字 The Design of Precision Signal Generator on the Base of DDS chip AD9851Abstract: Direct Digital Frequency Synthesis is a kind of new synthetic method,which

3、 is applied widly is the fields of communication,navigation,radar remote control,telemetering,electronic antagonism and modern instrument-making industry.AD9851 is a kind of chip with high suality and high integrated,which is popularized lately by ADI corporation.The precision signal generator,which

4、 can generate a export freguency up to 60 MHz,the minimum step is 1 Hz,the extent of export signal is more than 0.6 Vp-p and the minimum emission,base on the DDS chip as a core element,the ATmage16 Microcontroller as a main control element, LCD1602 Liguid Crystal Display module as a monitor.This pap

5、er introduces the working principle of DDS,the design method of the precision siganal generators software and hardware in details, and advances the specific design scenario of procedure as well.    Keyword:  DDS;  AD9851;  AVR;  Signal generator;  Frequency co

6、ntrol word   1  前言信號源作為一種基本電子設(shè)備,無論是在教學(xué)、還是在科學(xué)技術(shù)研究中，都有著廣泛的使用。隨著科學(xué)技術(shù)的發(fā)展和測量技術(shù)的進(jìn)步，對信號源的要求越來越高，普通的信號發(fā)生器已無法滿足目前日益發(fā)展的數(shù)字技術(shù)領(lǐng)域科研和教學(xué)的需要。怎樣獲得穩(wěn)定、準(zhǔn)確、連續(xù)可調(diào)甚至是跳頻的信號輸出，是設(shè)計信號發(fā)生器必須要考慮的問題，解決這一問題的一個較好的方法就是使用頻率合成技術(shù)。頻率合成一般有三種方法：直接模擬合成法、鎖相環(huán)合成法和直接數(shù)字合成法。直接模擬合成法設(shè)備復(fù)雜、體積大、功耗大，且步進(jìn)不易控制，目前已基本不被采用；鎖相環(huán)合成法存在高分辨率和快轉(zhuǎn)換速度之間的

7、矛盾，一般只能用于大步進(jìn)頻率合成技術(shù)中；直接數(shù)字頻率合成（Direct Digital Frequency Synthesis簡稱DDS）是近年來迅速發(fā)展起來的一種新的頻率合成方法。該技術(shù)具有分辨率高、切換速度快、切換相位連續(xù)、輸出信號相位噪聲低、可編程、全數(shù)字化易于集成、體積小、重量輕等優(yōu)點(diǎn)。隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的姣姣者?，F(xiàn)已廣泛應(yīng)用于通訊、導(dǎo)航、雷達(dá)、遙控遙測、電子對抗以及現(xiàn)代化的儀器儀表工業(yè)等領(lǐng)域。在本設(shè)計中為了獲得低成本，高性能的信號發(fā)生器，采用了直接數(shù)字頻率合成技術(shù)，用一片Ana

8、log Devices公司的單DDS集成芯片AD9951和微控制器ATmege16組合進(jìn)行設(shè)計，達(dá)到了比較好的設(shè)計效果。 2  DDS的結(jié)構(gòu)及原理2.1 DDS的結(jié)構(gòu)及工作原理直接數(shù)字頻率合成是采用數(shù)字化技術(shù)，通過控制相位的變化速度，直接產(chǎn)生各種不同頻率信號的一種頻率合成的方法。DDS的結(jié)構(gòu)原理圖如圖2.1-1所示，它由相位累加器、正弦表、轉(zhuǎn)換器等組成。參考時鐘r由一個穩(wěn)定的晶體振蕩器產(chǎn)生，用它來同步整個合成器的各個組成部分。相位累加器由位加法器與位相位寄存器級聯(lián)構(gòu)成，類似于一個簡單的加法器。每來一個時鐘脈沖，加法器就將頻率控制字與相位寄存器輸出的累加相位數(shù)據(jù)相加，然后把相

9、加后的結(jié)果送至相位累加器的數(shù)據(jù)輸入端。相位寄存器就將加法器在上一個時鐘作用后產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個時鐘的作用下繼續(xù)將相位數(shù)據(jù)與頻率控制字相加。這樣，相位累加器在參考時鐘的作用下進(jìn)行線性相位累加。當(dāng)相位累加器累加滿量時，就會產(chǎn)生一次溢出，完成一個周期性的動作，這個周期就是合成信號的一個周期，累加器的溢出頻率也就是DDS的合成信號的頻率。圖2.1-1 DDS的結(jié)構(gòu)原理圖DDS的工作原理：DDS的基本原理是利用采樣定量，通過查表法產(chǎn)生波形，在參考時鐘r的控制下，頻率控制字由累加器累加以得到相應(yīng)的相位數(shù)據(jù)，把此數(shù)據(jù)作為取樣地址，來尋址正弦表進(jìn)行相位幅度變換，輸出不同的

10、幅度編碼；再經(jīng)過轉(zhuǎn)換器得到相應(yīng)的階梯波；最后經(jīng)低通濾波器對階梯波進(jìn)行平滑處理，即可得到由頻率控制字決定的連續(xù)變化的輸出正弦波。 DDS的輸出頻率0、參考時鐘頻率r、相位累加器長度以及頻率控制字之間的關(guān)系為：                          DDS的頻率分辨率為：      

11、;                      在理想情況下，DDS等效電路如圖2.1-2所示，圖中假設(shè)DDS相位累加器至波形存儲器間無截斷(累加器輸出與波形存儲器地址寬度相等)、波形存儲器容量無限、DAC和LPF都是完全理想的。這樣DDS就等效為一個完全理想的采樣保持電路。         

12、0;  圖2.1-2 理想DDS等效電路其時域輸出為：              對其做傅氏變換得到頻域響應(yīng)：              由上式看出，理想DDS輸出頻譜中只有采樣時鐘及輸入頻率的混合產(chǎn)物，其主要雜波分量遵循Nyquist抽樣定理，雜波分量出現(xiàn)在參考頻率與輸出頻率的組合處，即：Nfc±fo(N=0，

13、77;1，±2，)處。在fo處的信號最強(qiáng)，距輸出頻率最近的雜波分量為fefo(見圖2.1-3所示)，而無新增頻率分量，在DAC之后只要接入一高性能低通濾波器，就可得到期望的輸出頻率。        圖2.1-3 DDS輸出頻率譜分布2.2 新一代DDS芯片的性能新一代的直接數(shù)字頻率合成器采用全數(shù)字的方式實現(xiàn)頻率合成，與傳統(tǒng)的頻率合成技術(shù)相比，具有以下特點(diǎn)：(1)頻率轉(zhuǎn)換快。直接數(shù)字頻率合成是一個開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，其頻率轉(zhuǎn)換時間主要由頻率控制字狀態(tài)改變所需的時間及各電路的延時時間所決定，轉(zhuǎn)換時間很短。(2)頻

14、率分辨率高、頻點(diǎn)數(shù)多。DDS輸出頻率的分辨率和頻點(diǎn)數(shù)隨相位累加器的位數(shù)的增長而呈指數(shù)增長，分辨率高達(dá)。(3)相位連續(xù)。DDS在改變頻率時只需改變頻率控制字（即累加器累加步長），而不需改變原有的累加值，故改變頻率時相位是連續(xù)的。(4)相位噪聲小。DDS的相位噪聲主要取決于參考源的相位噪聲。(5)控制容易、穩(wěn)定可靠、性價比極高。目前生產(chǎn)新一代單片DDS集成芯片技術(shù)比較成熟的主要是美國模擬器件公司(Analog Devices)和摩托羅拉公司(Motorola)兩大公司的產(chǎn)品。在國內(nèi)使用得比較多的是美國模擬器件公司的產(chǎn)品，因為該公司的產(chǎn)品品種齊全，更新快，且向下兼容，設(shè)計人員可以按不同的要求選用不同

15、的型號。本設(shè)計選用的是美國模擬器件公司的單片DDS集成器件AD9851。3、AD9851芯片3.1、芯片介紹AD9851是美國AD公司采用先進(jìn)DDS (直接數(shù)字合成) 技術(shù),推出的具有高集成度DDS 電路的器件,它內(nèi)部包含高速、高性能D/ A 轉(zhuǎn)換器及高速比較器,可作為全數(shù)字編程控制的頻率合成器和時鐘發(fā)生器。外接精密時鐘源時,AD9851 可以產(chǎn)生一個頻譜純凈、頻率和相位都可以編程控制且穩(wěn)定性很好的模擬正弦波,這個正弦波能夠直接作為基準(zhǔn)信號源或通過其內(nèi)部高速比較器轉(zhuǎn)換成方波輸出,作為靈敏時鐘產(chǎn)生器。其主要特性如下:(1) 單電源工作( + 3.3 + 5.25V) ;(2) 工作溫度范圍- 4

16、585 ;(3) 低功耗,在180MHz 系統(tǒng)時鐘下,功率為555mW。電源設(shè)置有休眠狀態(tài),在該狀態(tài)下,功率為4mW;(4) 接口簡單,可用8 位并行口或串行口直接輸入頻率、相位控制數(shù)據(jù);(5) 內(nèi)含6 倍參考時鐘倍乘器,可避免對外部高速參考時鐘振蕩器的需要,減小了由于外部頻率源過高而可能產(chǎn)生的相位噪聲;(6) 頻帶寬, 正常輸出工作頻率范圍為072MHz ;(7) 頻率分辨率高,其創(chuàng)新式高速DDS 碼可接受32 位調(diào)頻字,使得它在180MHz 系統(tǒng)時鐘下輸出頻率的精度可達(dá)0.04Hz ;(8) 相位可調(diào),可接收來自單片機(jī)的5 位相位控制字。 AD9851為28引腳表帖元件,其引腳排

17、列如圖4 所示。 圖4 AD9851引腳排列圖 AD9851 的各引腳功能如下:D0D7  : 8 位數(shù)據(jù)輸入口,可給內(nèi)部寄存器裝入40 位控制數(shù)據(jù)。PGND    : 6 倍參考時鐘倍乘器地。PVCC    : 6 倍參考時鐘倍乘器電源。W-CLK   : 字裝入信號,上升沿有效。FQ-UD   : 頻率更新控制信號,時鐘上升沿確認(rèn)輸入數(shù)據(jù)有效。REFCLOCK: 外部參考時鐘輸入。CMOS/ TTL脈沖序列可直接或間接地加到6倍參考時鐘倍乘器上,在直接方式中,輸

18、入頻率即是系統(tǒng)時鐘;在6 倍參考時鐘倍乘器方式,系統(tǒng)時鐘為倍乘器輸出。AGND    : 模擬地。AVDD    : 模擬電源( + 5V) 。DGND    : 數(shù)字地。DVDD    : 數(shù)字電源( + 5V) 。RSET    : DAC 外部復(fù)位連接端。VOU TN  : 內(nèi)部比較器負(fù)向輸出端。VOU TP  : 內(nèi)部比較器正向輸出端。VINN    : 內(nèi)部比較器的負(fù)向輸入端。VINP&

19、#160;   : 內(nèi)部比較器的正向輸入端。DACBP   : DAC 旁路連接端。IOU TB  :“互補(bǔ)”DAC 輸出。IOU T   : 內(nèi)部DAC 輸出端。RESET   : 復(fù)位端。高電平清除DDS 累加器和相位延遲器為0HZ 和0°相位,同時置數(shù)據(jù)輸入為并行模式以及禁止6 倍時鐘倍頻。 3.2、工作原理(1) AD9851的基本工作原理AD9851 的結(jié)構(gòu)圖(圖5)，它主要包括相位寄存器、相位全加器、D/ A 轉(zhuǎn)換器,相位寄存器和相位全加器構(gòu)成相位累加器。AD9851 內(nèi)部

20、的控制字寄存器首先寄存來自外部的頻率、相位控制字,相位累加器接收來自控制字寄存器的數(shù)據(jù)后決定最終輸出信號頻率和相位的范圍和精度,經(jīng)過內(nèi)部D/ A 轉(zhuǎn)換器后,所得到的就是最終的數(shù)字合成信號，經(jīng)外圍低通濾波電路濾波后得到所要的波形。  圖5 AD9851 的結(jié)構(gòu)圖 如果相位累加器的位數(shù)為N ,相位控制字的值為Fn ,頻率控制字的位數(shù)為M ,頻率控制字的值為Fm,系統(tǒng)外部參考時鐘頻率為30MHz ,6倍參考時鐘倍乘器使能,那么經(jīng)過內(nèi)部6 倍參考時鐘倍乘器后,可得到AD9851內(nèi)部工作時鐘FC 為180MHz ,此時最終合成信號的頻率可由公式(1) 來決定,合成信號的相位

21、由公式(2) 來決定。 F = Fm* Fc/ 2 n             (1) = 2*Fn/ 2m              (2)(2) AD9851的控制方式AD9851 內(nèi)部有5個輸入寄存器，儲存來自外部數(shù)據(jù)總線的32位的頻率控制字,5位的相位控制字，一位6 倍參考時鐘倍乘器使能控制字,一位電源休眠功能(powerdown

22、)控制和一位邏輯 0 。邏輯0是廠家設(shè)定參數(shù)專用使能位應(yīng)用時不能使能該位，否則會進(jìn)入廠家設(shè)定參數(shù)狀態(tài),只有通過復(fù)位才能退出該狀態(tài)。寄存器接收數(shù)據(jù)的方式有并行和串行兩種方式。并行方式如圖6所示，是通過8 位數(shù)據(jù)總線D0D7 來完成全部40 位控制數(shù)據(jù)的輸入。復(fù)位信號RESET 有效會使輸入數(shù)據(jù)地址指針指向第一個輸入寄存器，W-CLK 上升沿寫入第一組8 位數(shù)據(jù)，并把指針指向下一個輸入寄存器，連續(xù)5 個W-CLK上升沿后,即完成全部40 位控制數(shù)據(jù)的輸入，此后W-CLK信號的邊沿?zé)o效。當(dāng)FQ-UD 上升沿到來之際40 位數(shù)據(jù)會從輸入寄存器被寫入頻率和相位控制寄存器，更新DDS 的輸出頻率和相位，同

23、時把地址指針復(fù)位到第一個輸入寄存器,等待著下一組新數(shù)據(jù)的寫入。 圖6 并行工作方式時序圖 串行方式如圖7 所示,W-CLK 上升沿把引腳D7 上的數(shù)據(jù)按位串行移入到輸入寄存器,40 位輸入結(jié)束后,任何W-CLK上升沿到來都會造成數(shù)據(jù)順序移出并導(dǎo)致原來數(shù)據(jù)無效,此時FQ-UD 端的上升脈沖就可以使40 位數(shù)據(jù)更新芯片的輸出頻率和相位。  圖7 串行工作方式時序圖 3.3、與單片機(jī)的連接方式    AD9851提供并行裝載和串行裝載兩種工作模式，可以很方便的與各種微控制器進(jìn)行通信。微控制器只要把用戶輸入的頻率和相位轉(zhuǎn)換

24、成相應(yīng)的頻率控制字和相位控制字并通過并行或串行方式發(fā)送給AD9851即可。因為AD9851上電復(fù)位后芯片默認(rèn)為并行裝載模式，如果和微控制器采用串行方式進(jìn)行連接，則需要將其轉(zhuǎn)換成串行裝載模式。其轉(zhuǎn)化方法就是在初始化AD9851時在并行裝載模式下寫一個字節(jié)XXXXX011就可以換成串行裝載模式了。其時序圖如圖8所示。               圖8 從并行裝載換成串行裝載模式 而數(shù)據(jù)XXXXX011則由硬件電路提供，即從并口的硬件接線來提供。具體接

25、法見下圖 9所示。 圖9 硬件配置數(shù)據(jù)XXXXX011 4. ATmega16芯片4.1 芯片介紹ATmega16是著名的Atmel公司設(shè)計生產(chǎn)，其速度快，片內(nèi)資源豐富，保密性好。其主要特點(diǎn)如下： 高性能、低功耗的 8 位AVR® 微處理器 先進(jìn)的RISC 結(jié)構(gòu) 131 條指令 大多數(shù)指令執(zhí)行時間為單個時鐘周期 32個8 位通用工作寄存器 全靜態(tài)工作 工作于16 MHz 時性能高達(dá)16 MIPS 只需兩個時鐘周期的硬件乘法器 非易失性程序和數(shù)據(jù)存儲器 16K 字節(jié)的系統(tǒng)內(nèi)可編程Flash擦寫壽命: 10,000 次 具有獨(dú)立鎖定位的可選Boot 代碼區(qū)通過片上Bo

26、ot 程序?qū)崿F(xiàn)系統(tǒng)內(nèi)編程真正的同時讀寫操作 512 字節(jié)的EEPROM擦寫壽命: 100,000 次 1K字節(jié)的片內(nèi)SRAM 可以對鎖定位進(jìn)行編程以實現(xiàn)用戶程序的加密 JTAG 接口( 與IEEE 1149.1 標(biāo)準(zhǔn)兼容) 符合JTAG 標(biāo)準(zhǔn)的邊界掃描功能 支持?jǐn)U展的片內(nèi)調(diào)試功能 通過JTAG 接口實現(xiàn)對Flash、EEPROM、熔絲位和鎖定位的編程 外設(shè)特點(diǎn) 兩個具有獨(dú)立預(yù)分頻器和比較器功能的8 位定時器/ 計數(shù)器 一個具有預(yù)分頻器、比較功能和捕捉功能的16 位定時器/ 計數(shù)器 具有獨(dú)立振蕩器的實時計數(shù)器RTC 四通道PWM 8路10 位ADC8 個單端通道TQFP 封裝的7 個差分通道2

27、個具有可編程增益（1x, 10x, 或200x）的差分通道 面向字節(jié)的兩線接口 兩個可編程的串行USART 可工作于主機(jī)/ 從機(jī)模式的SPI 串行接口 具有獨(dú)立片內(nèi)振蕩器的可編程看門狗定時器 片內(nèi)模擬比較器 特殊的處理器特點(diǎn) 上電復(fù)位以及可編程的掉電檢測 片內(nèi)經(jīng)過標(biāo)定的RC 振蕩器 片內(nèi)/ 片外中斷源 6種睡眠模式: 空閑模式、ADC 噪聲抑制模式、省電模式、掉電模式、Standby 模式以及擴(kuò)展的Standby 模式 I/O 和封裝 32 個可編程的I/O 口 40引腳PDIP 封裝, 44 引腳TQFP 封裝, 與44 引腳MLF 封裝 工作電壓: ATmega16L：2.7 - 5.5V

28、 ATmega16：4.5 - 5.5V 速度等級 0 - 8 MHz ATmega16L 0 - 16 MHz ATmega16 ATmega16L 在1 MHz, 3V, 25°C 時的功耗 正常模式: 1.1 mA 空閑模式: 0.35 mA 掉電模式: < 1 A ATmega16的PDIP 封裝為40引腳，其引腳排列如圖所示。ATmega16的各引腳功能如下：PA0PA7：8位并行I/O兼有8通道10位模/數(shù)轉(zhuǎn)換器的第2功能。 PB0PB7：8位并行I/O兼有SIP接口與計數(shù)器等第2功能。PC0PC7：8位并行I/O兼有JTAG接口和TWI接口等第2功能。P

29、D0PD7：8位并行I/O兼有UART串行通訊接口與外部中斷接口等第2功能。RESET（第9引腳）：復(fù)位端。Vcc     ：電源輸入端。GND（第11引腳） ：接地XTAL1和XTAL2：振蕩器或外部時鐘輸入端AREF   ：模/數(shù)轉(zhuǎn)換器的參考電壓輸入端。GND（第31引腳）：模/數(shù)轉(zhuǎn)換器的電源接地AVCC   ： 電源輸入端。 5、系統(tǒng)硬件設(shè)計5.1、系統(tǒng)設(shè)計框圖在本系統(tǒng)中，AD9851與ATmega16采用串行方式進(jìn)行連接，用戶通過鍵盤輸入所要的頻率并實時的在LCD上顯示。AD9851的輸出經(jīng)頻率輸

30、出處理電路(主要是一個低通濾波器)后輸出一個標(biāo)準(zhǔn)的正弦波。 電源電路     ATmega16AD9851頻率輸出處理電路 1602LCD鍵盤  圖11 是ATmega16 與AD9851 采用串行模式接口的電路框圖。AD9851DATA        IOUT  W_CLK       FQ_UD     

31、         VOUTPATmega16 PB.2  PB.1     PB.0外部時鐘30MHz                       圖11  ATmega16與AD9851的接口框圖5.3、單片機(jī)與LCD

32、的接口電路系統(tǒng)中選用的YM1602的液晶模塊，采用HD44780芯片作為控制器，是5x7點(diǎn)陣圖形顯示字符的液晶顯示器，它顯示的容量為2行16個字，具有簡單而功能較強(qiáng)的指令集，可實現(xiàn)字符移動/閃爍等功能。液晶顯示器由于體積小、重量輕、功耗低等許多優(yōu)點(diǎn)，日漸成為各種便攜式電子產(chǎn)品的理想顯示器。從液晶顯示器顯示內(nèi)容來分，可分為段式、字符式和點(diǎn)陣式三種。其中字符式液晶顯示器以其價廉、顯示內(nèi)容豐富、美觀、無須定制、使用方便等特點(diǎn)成為LED顯示器的理想替代品。字符型液晶顯示器專門用于顯示數(shù)字、字母、圖形符號并可顯示少量自定義的符號。這類顯示器把LCD控制器、點(diǎn)陣驅(qū)動器、字符存貯器等做在一塊板上，有些甚至把

33、字庫也集成在里面。再與液晶屏一起組成一個顯示模塊，因此，這類顯示器安裝與使用都較簡單。其微功耗、體積小、顯示內(nèi)容豐富、超薄輕巧的諸多優(yōu)點(diǎn)，使它得到越來越廣泛的應(yīng)用。YM1602LCD與接口方式基本是標(biāo)準(zhǔn)的。和單片機(jī)連接一般有兩種方式：直接連接和間接連接。直接連接就是把其口線連接到通用端口上，通過軟件模擬訪問LCD的讀寫時序進(jìn)行訪問。間接連接就是把他當(dāng)成一標(biāo)準(zhǔn)外設(shè)來訪問，即用單片機(jī)產(chǎn)生的硬讀寫信號來訪問。本系統(tǒng)采用的是第一種連接方式,即直接連接方式。此外，它還可以選擇采用8位并行傳輸或4位并行傳輸兩種方式，以便節(jié)省的口線資源，這里使用4位并行傳輸兩種方式。5.4. 系統(tǒng)電路圖(1) &

34、#160;      DDS 電路部分 (2) 單片機(jī)部分    6、系統(tǒng)軟件設(shè)計（源程序詳見附件1）該系統(tǒng)軟件采用C語言在ICCAVR軟件下編寫。程序模塊主要包括：負(fù)責(zé)各種初始化工作和循環(huán)判鍵工作的主程序。負(fù)責(zé)用戶輸入所需各種頻率的鍵盤管理程序。及LCD顯示程序，計算頻率控制字程序等。每個模塊由單獨(dú)的一個函數(shù)來完成。整個系統(tǒng)的程序結(jié)構(gòu)框圖如圖17所示。主程序           

35、60;       圖17 系統(tǒng)的程序結(jié)構(gòu)框圖 7、系統(tǒng)調(diào)試與測試本系統(tǒng)所使用的軟件開發(fā)工具是ICC AVR v6.31A，在集成開發(fā)環(huán)境中編程、編譯、調(diào)試和連接,直接用ISP（在線可編程）下載。由于系統(tǒng)采用的是C語言編程，用所以軟件的調(diào)試難度不大，模塊化的調(diào)試方法逐一調(diào)試即可。本系統(tǒng)的硬件調(diào)試則比較麻煩，由于DDS芯片是數(shù)?；旌想娐范译娐返墓ぷ黝l率高，可達(dá)180MHZ，因此對電路的設(shè)計提出了較高的要求，對硬件電路的布版要精心考慮。AD9851的布線應(yīng)采用模擬地和信號地分開走，最后再一點(diǎn)接地的布線方式，同時應(yīng)加大地線的面積

36、，在模擬電源AVCC和數(shù)字電源DVDD端都并上104貼片電容加大退偶。在硬件的調(diào)試過程中發(fā)現(xiàn)了以下幾個問題，同時也給出了一些相應(yīng)的解決辦法。(1) 晶振溫度對系統(tǒng)影響問題。晶振的溫度會隨工作時間和環(huán)境溫度的變化而變化，而晶振溫度的變化會造成振蕩頻率的變化，即系統(tǒng)時鐘的變化。所以就造成了輸出的誤差，同時也給校準(zhǔn)帶來困難。解決的辦法之一就是使用恒溫晶振。而且，要想進(jìn)行相對準(zhǔn)確的測量，減小測量誤差，一般需要對整機(jī)充分預(yù)熱半個小時后方可進(jìn)行。(2) AD9851芯片自身的發(fā)熱量問題。在實際調(diào)試過程中發(fā)現(xiàn)AD9851自身的發(fā)熱相當(dāng)嚴(yán)重，特別是在給AD9851輸出頻率在10MHz以上時，AD9851的溫度

37、會驟升。此后，溫度會緩慢的下降，經(jīng)過多次實驗發(fā)現(xiàn)這一過程也會對輸出頻率產(chǎn)生一點(diǎn)的影響：由于溫度回落緩慢，所以輸出頻率也朝一個方向緩慢變化，直至一段時間后才基本上穩(wěn)定。解決的辦法是想辦法給AD9851芯片降溫， (3) 測量儀表的精度問題，該系統(tǒng)的計算頻率控制字的算法理論上精度是1HZ，但目前實驗室沒有在070MHZ精度能超過1HZ的頻率計，這給系統(tǒng)的精確測試和校準(zhǔn)帶來極大的困難。系統(tǒng)的校正是修改計算頻率控制字算法的除數(shù)以適應(yīng)系統(tǒng)的晶振頻率，如果測量儀表有誤差，則會造成校正計算頻率控制字算法的除數(shù)的偏差，而這一偏差造成的誤差則會積累，即會隨輸出頻率的增大而增大。 8、關(guān)鍵程序

38、源代碼AD9851 驅(qū)動程序：采用普通IO口模擬DDS的串行時序/-端口操作宏定義-/#define  SET_FQ_UD       PORTB|= (1<<PB0)  #define  CLR_FQ_UD       PORTB&=(1<<PB0)  #define  SET_CLK         PORTB|

39、= (1<<PB1)  #define  CLR_CLK         PORTB&=(1<<PB1)  #define  SET_DIN         PORTB|= (1<<PB2)  #define  CLR_DIN         PORTB&

40、amp;=(1<<PB2)   void  TransAD9851(unsigned long F,unsigned char P)               unsigned long temp;unsigned char i,temp2;       CLI();/關(guān)掉全局中斷       

41、 temp=F*23.861351;/計算32位頻率控制字        temp2=P;        CLR_FQ_UD;            CLR_CLK;       delay_1us();       for(i=0;i&l

42、t;32;i+)/將32位頻率控制字移入DDS芯片寄存器              if(temp&0x)        SET_DIN;       else        CLR_DIN;       delay_1us();       SET_CLK;