數(shù)字電子電路課程期末復(fù)習(xí)資料

1、數(shù)字電子電路期末復(fù)習(xí)資料一、數(shù)字電子電路的基礎(chǔ)知識數(shù)字集成電路根據(jù)所用晶體管結(jié)構(gòu)和工藝的不同，可以分為雙極型集成電路和金屬-氧化物-半導(dǎo)體（MOS）集成電路兩大類。前者的主要器件是雙極型晶體管；后者使用的主要器件是 MOS 場效應(yīng)管。循環(huán)碼又稱格雷碼。循環(huán)碼的構(gòu)成原則是：相鄰兩個代碼之間僅有一位取值不同。循環(huán)碼的特點是，在代碼傳輸?shù)倪^程中引起的誤差小。在數(shù)字電路中,1 位二進制數(shù)碼0 和 1 不僅可以表示數(shù)值的大小,也可以表示兩種不同的邏輯狀態(tài)。二、邏輯變量與邏輯代數(shù)反映事物邏輯關(guān)系的變量稱為邏輯變量。與非運算是將變量A、 B 先進行與運算，再將與運算的結(jié)果求反得到。同或運算表示的邏輯關(guān)系是：

2、當(dāng)兩個輸入變量A、 B 取值相同時，輸出為1 ；取值相異時，輸出為0。邏輯代數(shù)與、或、非三種基本邏輯運算。代入規(guī)則代入規(guī)則：在任何一個邏輯等式中，如果將等式兩邊出現(xiàn)的所有同一變量都用一個函數(shù)代替之，則等式依然成立。利用代入規(guī)則可以把基本公式推廣為多變量的形式。反演規(guī)則反演規(guī)則：對于任意一個函數(shù)Y,如果將式中所有的與、或運算對換，0、1對換，原變量、反變量對換，就得到函數(shù)Y的反函數(shù) Y。利用反演規(guī)則可以直接得到一個函數(shù)的反函數(shù)。對偶規(guī)則對偶規(guī)則：若兩個函數(shù)式相等，則它們的對偶式也相等。對于任意一個函數(shù) Y,如果將式中所有的與、或運算對換，0、1對換，就得到一個新的表達式Y(jié)', 丫和Y&#

3、39;互為對偶式。一個邏輯函數(shù)可以用邏輯表達式、真值表、邏輯圖、波形圖、卡諾圖以及硬件描述語言來描述。邏輯圖是用邏輯符號表示邏輯關(guān)系的圖形表示方法。真值表轉(zhuǎn)換成邏輯表達式真值表轉(zhuǎn)換成邏輯表達式的一般步驟如下：（ 1）找出函數(shù)值為1 的變量取值組合，如表1-8 中的第行和第行。（ 2）將這些變量取值組合分別寫成乘積項：變量取值為1 的寫成原變量、為0 的寫成反變量。第 行可寫成 AB、第 行可寫成A Bo（ 3）將各乘積項相加，即為表示該真值表功能的邏輯表達式Y(jié)= AB+A B。最簡的與或式應(yīng)該是包含的 “與” 項個數(shù)最少，且每個 “與” 項中所含的變量個數(shù)最少。最小項及其性質(zhì)在一個邏輯函數(shù) Y

4、=f （A, B, C）中，如果一個乘積項含有全部的變量A、B、C,且每個變量在乘積項中以原變量或以反變量的形式僅出現(xiàn)一次，那么，稱這個乘積項是函數(shù)Y 的最小項最小項有如下性質(zhì)：（ 1） 每個最小項只有一組變量取值使它的值為1 。 如最小項A BC 只有當(dāng) ABC 取值為001 時，最小項 A BC 的值為 1 ，其它變量取值情況下，其值均為0。（ 2）任意兩個最小項的乘積為0。（ 3）全部最小項之和為1。（ 4）兩個相鄰的最小項之和可以合并成一項，并消去一對因子?？ㄖZ圖是一種最小項方格圖，每一個小方格對應(yīng)一個最小項，n 變量的邏輯函數(shù)有2n 個最小項。卡諾圖化簡邏輯函數(shù)的一般步驟是：（ 1

5、）根據(jù)變量數(shù)畫出變量卡諾圖。（ 2）作出函數(shù)卡諾圖。（ 3）合并相鄰項。（ 4）寫出最簡與-或表達式。在邏輯函數(shù)的卡諾圖中，約束項用“ ”表示，可根據(jù)化簡的需要，將其當(dāng)“1 ”處理，或?qū)⑵洚?dāng)“0”處理?？ㄖZ圖化簡法直觀方便，便于判斷化簡結(jié)果的準(zhǔn)確性，但大于 4 變量邏輯函數(shù)的化簡不太直觀。三、電路硬件門電路的基礎(chǔ)知識門電路中的半導(dǎo)體器件一般工作在開關(guān)狀態(tài)。雙極型以晶體二極管和三極管作為開關(guān)元件，單極型以MOS 管作為開關(guān)元件。兩者相比，雙極型晶體管集成電路工作速度高、驅(qū)動能力強、但功耗大、集成度低；MOS 集成電路集 成度高、功耗低。三極管輸入高電平時三極管飽和導(dǎo)通，輸入低電平時三極管截止。T

6、TL ( Transistor Transistor Logic )是晶體管晶體管邏輯電路，它是由雙極型三極管組成的集成電路。TTL 與非門的電氣特性包括靜態(tài)特性和動態(tài)特性。靜態(tài)特性包括電壓傳輸特性、輸入特性和輸出特性：輸入特性中包含輸入伏安特性和輸入負載特性，輸出特性分輸出高電平和低電平兩種情況。TTL與非門靜態(tài)特性包括電壓傳輸特性三個參數(shù)：輸出高電平Udh,輸出低電平UOl和閾值電壓UTH 。噪聲容限指在保證輸出高低電平在允許的變化范圍內(nèi)，輸入電平允許的波動范圍。TTL 與非門輸出特性輸入負載特性描述反相器輸入電壓隨輸入端外接電阻變化的關(guān)系。門電路的扇出系數(shù)表明門電路驅(qū)動同類門的個數(shù)。集電

7、極開路門又稱 OC門，與典型的TTL與非門相比，輸出級三極管的集電極開路了，故有集電極開路門之稱。一般 TTL 門的輸出只有兩種狀態(tài)：邏輯高電位和邏輯低電位。三態(tài)TTL 門除了輸出邏輯高電位和邏輯低電位以外，還有第三種輸出狀態(tài)高阻(禁止)態(tài)。CMOS 電路功耗低、抗干擾能力強、電源電壓適用范圍寬、扇出能力強；TTL 電路延遲時間短、工作頻率高。CMOS 電路多余輸入端的處理：1)CMOS 電路多余輸入端不能懸空；（ 2） 與門和與非門的多余輸入端應(yīng)接高電平；（ 3） 或門和或非門的多余輸入端應(yīng)接低（地）電平。TTL 電路多余輸入端的處理：（1） TTL電路的輸入負載特性說明輸入端通過大電阻接地

8、或懸空相當(dāng)于邏輯高電平；（2） 與門和與非門的多余輸入端可通過大電阻接地、接高電平或懸空；（3） 或門和或非門的多余輸入端應(yīng)接低電平或接地。四、組合電路的基礎(chǔ)知識組合邏輯電路和時序邏輯電路是組成數(shù)字電路的兩大類電路。組合電路特點、功能及應(yīng)用組合電路任何時刻的輸出僅僅取決于該時刻輸入信號的狀態(tài)，與電路原來的狀態(tài)無關(guān)。組合電路結(jié)構(gòu)特點（4） 包含具有記憶（存儲）功能的元件或電路。（5） 存在反饋回路。組合電路的分析就是根據(jù)給定的組合電路邏輯圖，分析求解電路，找出在輸入信號作用下電路輸出信號的變化規(guī)律，進而說明組合電路的邏輯功能。編碼器在數(shù)字電路中，用二進制代碼表示某一信息的過程稱為編碼，實現(xiàn)編碼功

9、能的電路稱為編碼器。根據(jù)n個變量可以組成2n個狀態(tài)的原理，若對 N個輸入信號進行編碼，則N 2n十進制編碼器是將十個輸入信號編成對應(yīng)的8421BCD碼的電路。十進制編碼器有十個輸入信號I 0 I 9，四位二進制代碼輸出Y0 Y 3，因為四位二進制代碼可以表示十六種狀態(tài)。譯碼 是將二進制代碼所表示的信息翻譯出來，實現(xiàn)譯碼功能的電路稱為譯碼器。譯碼是編碼的逆過程。二進制譯碼器是將二進制代碼翻譯成對應(yīng)輸出信號的電路。根據(jù)n 個變量可以組成2n個狀態(tài)的原理，若有n 個輸入信號，N 個輸出信號，則N 2n 。為了人們觀察數(shù)字的需要，被翻譯出來的信號需要直觀地用數(shù)字顯示出來。將譯碼器和顯示器配合使用或直接

10、驅(qū)動顯示器的譯碼器稱為顯示譯碼器。目前采用較多的是七段字符顯示器或稱七段數(shù)碼管。數(shù)據(jù)選擇器指能按需要從多個輸入信號中選擇一個送到輸出端的電路。加法器 是實現(xiàn)兩個二進制數(shù)相加運算的基本單元電路。半加器是實現(xiàn)兩個一位二進制數(shù)相加的電路，全加器是實現(xiàn)兩個一位二進制數(shù)和來自低位的進位信號三數(shù)相加的運算電路。全加器也稱1 位加法器。設(shè)兩個相同位的加數(shù)分別為Ai 和 Bi， 低位的進位信號為Ci-1，Si 為本位和，ci 為 進位。串行進位加法器：該電路結(jié)構(gòu)簡單，因為是串行連接，逐級完成運算，但工作速度較慢。超前進位加法器除了含有求和電路之外，在內(nèi)部增加了超前進位的電路，目的是提高工作速度。五、時序邏輯電

11、路的基礎(chǔ)知識時序邏輯電路的特點是：在任何時刻，電路的輸出不僅取決于該時刻的輸入，而且還 取決于電路原來的狀態(tài)。時序邏輯電路通常包含兩大部分：存儲電路和組合邏輯電路?；蚍情T組成的基本RS觸發(fā)器簡化特性表SRQn+1功能00Qn保持010置0101置111*0不允許注：0*表示觸發(fā)器處于非定義狀態(tài)與非門組成的基本RS觸發(fā)器簡化特性表SRQn+1功能00*1不允許011置1100置011Qn保持注：1*表示觸發(fā)器處于非定義狀態(tài)通常將有CP信號控制的觸發(fā)器稱作日鐘觸發(fā)器。同步RS觸發(fā)器屬于時鐘觸發(fā)器。同步RS觸發(fā)器的簡化特性表CPSRQn+1功能0XXQn保持100Qn保持1010置01101置111

12、1*1不允許注：1*表示觸發(fā)器輸出狀態(tài)不確定主從JK觸發(fā)器簡化特性表CPJKQn+1功能XXXQn保持00Qn保持010置0101置111Qn翻轉(zhuǎn)注：表示CP下降沿，x表示任意值邊沿觸發(fā)器又稱作邊沿觸發(fā)的觸發(fā)器。邊沿觸發(fā)器的種類較多，有維持阻塞型邊沿觸發(fā)器，有利用傳輸延遲時間的邊沿觸發(fā)器，還有利用CMOS傳輸門的邊沿觸發(fā)器等。它們有一個共同的特點，就是觸發(fā)器的次態(tài)僅僅取決于時鐘脈沖觸發(fā)沿到達時刻的輸入狀態(tài)。時鐘脈沖觸發(fā)沿可以是上升沿或是下降沿。與主從結(jié)構(gòu)觸發(fā)器相比，抗干擾能力強是邊沿觸發(fā)器的顯著優(yōu)點。察特性表可以看出 Qn+1是S、R和Qn的邏輯函數(shù)，同時也是具有約束項的函數(shù)。利用 卡諾圖法或

13、公式法，不難求出相應(yīng)的邏輯函數(shù)式Qn+1 = S + RQnSR=0（約束條件）上式稱為RS觸發(fā)器的特性方程。狀態(tài)轉(zhuǎn)換圖RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖比如說觸發(fā)器的現(xiàn)態(tài)是 0,如果希望次態(tài)是1,那么只要滿足轉(zhuǎn)換條件 S=1, R=0,在 時鐘脈沖的作用下將能實現(xiàn)轉(zhuǎn)換。如果希望次態(tài)是0,那么只要滿足轉(zhuǎn)換條件 S=0, R=x,即R可以是0也可以是1,在時鐘脈沖的作用下將能實現(xiàn)轉(zhuǎn)換。JK觸發(fā)器特性表JKQnQn+1功能0000保持00110100置001101001置110111101翻轉(zhuǎn)1110觀察特性表可以看出 Qn+1是J、K和Qn的邏輯函數(shù)。利用卡諾圖法或公式法不難求出相應(yīng)的邏輯函數(shù)式，即 JK觸

14、發(fā)器的特性方程Qn+1 = JQn + KQn卜圖是JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖。JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖D觸發(fā)器特性表DQnQn+1功能000置0010101置1111觀察特性表可以看出 Qn+1是D和Qn的邏輯函數(shù)。不難求出相應(yīng)的邏輯函數(shù)式，即 D觸發(fā)器的特性方程Qn+1 =D卜圖是D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖。D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖T觸發(fā)器。T觸發(fā)器凡在時鐘脈沖作用下，邏輯功能符合下表所示特性表的觸發(fā)器稱T觸發(fā)器特性表TQnQn+1功能000保持011101翻轉(zhuǎn)110從特性表可以看出，T觸發(fā)器只有一個輸入端 T,當(dāng)T=0,觸發(fā)器保持原狀態(tài)，當(dāng) T=1,觸發(fā)器翻轉(zhuǎn)。根據(jù)特性表可以寫出T觸發(fā)器的特性方程Qn+

15、1 = TQn + T QnT觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如下圖所示。T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖從邏輯功能的角度將觸發(fā)器分為 RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器等四種類型， 并且介紹了邏輯功能的三種描述方法： 特性表、特性方程和狀態(tài)轉(zhuǎn)換圖。 其中任一方法都能 全面的反映觸發(fā)器的邏輯功能。同步時序電路的分析步驟一般如下：1 .寫驅(qū)動方程。即根據(jù)給定的邏輯圖，寫出各觸發(fā)器的輸入函數(shù)式。2 .寫狀態(tài)方程。將驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程就可得到狀態(tài)方程。3 .寫輸出方程。即根據(jù)給定的邏輯圖，寫出輸出函數(shù)式。計數(shù)器和寄存器是典型的時序邏輯器件，應(yīng)用非常廣泛。寄存器的功能是存儲數(shù)據(jù)， 移位寄存器除了可以存儲數(shù)

16、據(jù)外，還可以實現(xiàn)數(shù)據(jù)的串行/并行轉(zhuǎn)換或并行/串行轉(zhuǎn)換、數(shù)據(jù)的處理和運算，也可以構(gòu)成移位寄存器型計數(shù)器。計數(shù)器除了可以統(tǒng)計輸入時鐘脈沖的個數(shù)，還可以實現(xiàn)分頻、定時、 產(chǎn)生順序脈沖或序列脈沖。對于計數(shù)器和移位寄存器的中規(guī)模集成器件，應(yīng)重點掌握其邏輯功能和應(yīng)用。序列信號發(fā)生器的功能是能夠在時鐘脈沖CP 作用下， 周期性地產(chǎn)生一組串行數(shù)字信號。它既可以由計數(shù)器加組合電路實現(xiàn)，也可以由移位寄存器加組合電路實現(xiàn)。用已有的中規(guī)模集成計數(shù)器可以構(gòu)成任意進制計數(shù)器，構(gòu)成方法主要采用清零法，置數(shù)法，有時需要采用級聯(lián)法。六、存儲器及可編程器件的基礎(chǔ)知識只讀存儲器的特點是內(nèi)部存放的數(shù)據(jù)是永久性的，或是半永久性的，在正

17、常工作狀態(tài)下， 只能將存儲器中存放的數(shù)據(jù)讀出，而不能隨意地修改其中的內(nèi)容。只讀存儲器屬于非易失性存儲器，即在電源斷電的情況下，存儲器存儲的內(nèi)容也不會丟失?？刹量删幊讨蛔x存儲器可以分為紫外線可擦可編程ROM （簡稱UVEPROM ） ，電可擦可編程ROM （簡稱EEPROM或E2PROM）和快閃存儲器（Flash Memory）幾種。它們的共 同特點是存儲器存儲的數(shù)據(jù)是由用戶編程，而且可以將由用戶存儲的數(shù)據(jù)擦除，重新編程。隨機存取存儲器又稱隨機讀寫存儲器，簡稱RAM 。 RAM 在工作時，可以隨時對任何一個指定地址進行讀操作或?qū)懖僮鳌Ｏ騌AM 中存儲數(shù)據(jù)的操作稱為寫操作，從RAM 中調(diào)出數(shù)據(jù)的操

18、作稱為讀操作。從RAM 中讀取數(shù)據(jù)時，其中的內(nèi)容不會被破壞。但是RAM 屬于易失性存儲器，即當(dāng)電源關(guān)斷后，RAM 中存儲的數(shù)據(jù)就會立即丟失。RAM 可以分為靜態(tài)RAM （ SRAM ）和動態(tài)RAM （ DRAM ）兩大類。靜態(tài)RAM 用觸發(fā)器作為存儲元件，只要不斷電，存儲的數(shù)據(jù)就能一直保存。動態(tài)RAM 用電容作為存儲元件，由于電容存在漏電流，因此存儲的數(shù)據(jù)不能保持長久，需要附加的刷新電路定時給電容補充泄漏的電荷，以保證不丟失存儲的數(shù)據(jù)。靜態(tài)RAM 的優(yōu)點是速度快，動態(tài)RAM 的優(yōu)點是集成度高，兩者適用于不同的場合。七、555定時器的基礎(chǔ)知識及應(yīng)用555定時器是一種多用途的數(shù)模混合集成電路，利用555定時器可以構(gòu)成各種脈沖信號的產(chǎn)生和整形電路。555定時器的功能表輸入輸出Rd高觸發(fā)端TH(川1)低觸發(fā)端TR (ui2