stm32英文翻譯

1、本科畢業(yè)設(shè)計(jì)（論文）外文翻譯譯文學(xué)生姓名： 白永飛 院（系）： 電子工程學(xué)院 專(zhuān)業(yè)班級(jí)： 電信1102 指導(dǎo)教師： 許水法 完成日期： 2015年 3 月 21 日 STM32參考手冊(cè)STM32 Reference Manual作者：STMicroelectronics起止頁(yè)碼： 138至152和170至180出版日期（期刊號(hào)）：2010年出版單位：STMicroelectronics外文翻譯譯文：STM32參考手冊(cè)8 通用(GPIO)8.1 GPIO功能描述每個(gè)GPI/O端口有兩個(gè)32位配置寄存器(GPIOx_CRL，GPIOx_CRH)，兩個(gè)32位數(shù)據(jù)寄存器(GPIOx_IDR和GPIOx

2、_ODR)，一個(gè)32位置位/復(fù)位寄存器(GPIOx_BSRR)，一個(gè)16位復(fù)位寄存器(GPIOx_BRR)和一個(gè)32位鎖定寄存器(GPIOx_LCKR)。根據(jù)數(shù)據(jù)手冊(cè)中列出的每個(gè)I/O端口的特定硬件特征， GPIO端口的每個(gè)位可以由軟件分別配置成多種模式。 輸入浮空 輸入上拉 輸入下拉 模擬輸入 開(kāi)漏輸出 推挽式輸出 推挽式復(fù)用功能 開(kāi)漏復(fù)用功能每個(gè)I/O端口位可以自由編程，然而I/0端口寄存器必須按32位字被訪(fǎng)問(wèn)(不允許半字或字節(jié)訪(fǎng)問(wèn))。GPIOx_BSRR和GPIOx_BRR寄存器允許對(duì)任何GPIO寄存器的讀/更改的獨(dú)立訪(fǎng)問(wèn)；這樣，在讀和更改訪(fǎng)問(wèn)之間產(chǎn)生IRQ時(shí)不會(huì)發(fā)生危險(xiǎn)。下圖給出了一個(gè)

3、I/O端口位的基本結(jié)構(gòu)。表17 端口位配置表表18 輸出模式位8.1.1通用I/O(GPIO)復(fù)位期間和剛復(fù)位后，復(fù)用功能未開(kāi)啟，I/O端口被配置成浮空輸入模式(CNFx1:0=01b，MODEx1:0=00b)。復(fù)位后，JTAG引腳被置于輸入上拉或下拉模式： PA15：JTDI置于上拉模式 PA14：JTCK置于下拉模式 PA13：JTMS置于上拉模式 PB4： JNTRST置于上拉模式當(dāng)作為輸出配置時(shí)，寫(xiě)到輸出數(shù)據(jù)寄存器上的值(GPIOx_ODR)輸出到相應(yīng)的I/O引腳?？梢砸酝仆炷Ｊ交蜷_(kāi)漏模式(當(dāng)輸出0時(shí)，只有N-MOS被打開(kāi))使用輸出驅(qū)動(dòng)器。輸入數(shù)據(jù)寄存器(GPIOx_IDR)在每個(gè)A

4、PB2時(shí)鐘周期捕捉I/O引腳上的數(shù)據(jù)。所有GPIO引腳有一個(gè)內(nèi)部弱上拉和弱下拉，當(dāng)配置為輸入時(shí)，它們可以被激活也可以被斷開(kāi)。8.1.2 單獨(dú)的位設(shè)置或位清除當(dāng)對(duì)GPIOx_ODR的個(gè)別位編程時(shí)，軟件不需要禁止中斷：在單次APB2寫(xiě)操作里，可以只更改一個(gè)或多個(gè)位。這是通過(guò)對(duì)“置位/復(fù)位寄存器”(GPIOx_BSRR，復(fù)位是 GPIOx_BRR)中想要更改的位寫(xiě)1來(lái)實(shí)現(xiàn)的。沒(méi)被選擇的位將不被更改。8.1.3 外部中斷/喚醒線(xiàn)所有端口都有外部中斷能力。為了使用外部中斷線(xiàn)，端口必須配置成輸入模式。更多的關(guān)于外部中斷的信息，參考： 第9.2 節(jié)：外部中斷/事件控制器(EXTI)； 第9.2.3節(jié)：?jiǎn)拘咽?/p>

5、件管理。8.1.7 輸入配置當(dāng)I/O端口配置為輸入時(shí)： 輸出緩沖器被禁止 施密特觸發(fā)輸入被激活 根據(jù)輸入配置(上拉，下拉或浮動(dòng))的不同，弱上拉和下拉電阻被連接 出現(xiàn)在I/O腳上的數(shù)據(jù)在每個(gè)APB2時(shí)鐘被采樣到輸入數(shù)據(jù)寄存器 對(duì)輸入數(shù)據(jù)寄存器的讀訪(fǎng)問(wèn)可得到I/O狀態(tài)下圖給出了I/O端口位的輸入配置, 輸入浮空/上拉/下拉配置(1) VDD_FT 對(duì)5伏容忍I/O腳是特殊的，它與VDD不同8.1.8 輸出配置當(dāng)I/O端口被配置為輸出時(shí)： 輸出緩沖器被激活 開(kāi)漏模式：輸出寄存器上的0激活N-MOS，而輸出寄存器上的1將端口置于高阻狀態(tài)(P-MOS從不被激活)。 推挽模式：輸出寄存器上的0激活N-MO

6、S，而輸出寄存器上的1將激活P-MOS。 施密特觸發(fā)輸入被激活 弱上拉和下拉電阻被禁止 出現(xiàn)在I/O腳上的數(shù)據(jù)在每個(gè)APB2時(shí)鐘被采樣到輸入數(shù)據(jù)寄存器 在開(kāi)漏模式時(shí)，對(duì)輸入數(shù)據(jù)寄存器的讀訪(fǎng)問(wèn)可得到I/O狀態(tài) 在推挽式模式時(shí)，對(duì)輸出數(shù)據(jù)寄存器的讀訪(fǎng)問(wèn)得到最后一次寫(xiě)的值。下圖給出了I/O端口位的輸出配置。1) VDD_FT 對(duì)5伏兼容I/O腳是特殊的，它與VDD同8.2 GPIO寄存器描述8.2.1 端口配置低寄存器(GPIOx_CRL) (x=A.E)偏移地址：0x00 復(fù)位值：0x4444 4444位31:30 27:26 23:22 19:18 15:14 11:10 7:6 3:2CNFy

7、1:0：端口x配置位(y = 07) (Port x configuration bits)軟件通過(guò)這些位配置相應(yīng)的I/O端口，請(qǐng)參考表17端口位配置表。在輸入模式(MODE1:0=00)：00：模擬輸入模式01：浮空輸入模式(復(fù)位后的狀態(tài)) 10：上拉/下拉輸入模式 11：保留在輸出模式(MODE1:000)： 00：通用推挽輸出模式01：通用開(kāi)漏輸出模式10：復(fù)用功能推挽輸出模式11：復(fù)用功能開(kāi)漏輸出模式位29:28 25:24 21:20 17:16 13:12 9:8,5:4 1:0MODEy1:0：端口x的模式位(y = 07) (Port x mode bits)軟件通過(guò)這些位配置

8、相應(yīng)的I/O端口，請(qǐng)參考表17端口位配置表。00：輸入模式(復(fù)位后的狀態(tài)) 01：輸出模式，最大速度10MHz 10：輸出模式，最大速度2MHz 11：輸出模式，最大速度50MHz 8.2.2 端口配置高寄存器(GPIOx_CRH) (x=A.E)偏移地址：0x04復(fù)位值：0x4444 4444位31:30 27:26 23:22 19:18 15:14 11:10 7:6 3:2CNFy1:0：端口x配置位(y = 815) (Port x configuration bits)軟件通過(guò)這些位配置相應(yīng)的I/O端口，請(qǐng)參考表17端口位配置表。在輸入模式(MODE1:0=00)：00：模擬輸入模

9、式01：浮空輸入模式(復(fù)位后的狀態(tài)) 10：上拉/下拉輸入模式11：保留在輸出模式(MODE1:000)：00：通用推挽輸出模式01：通用開(kāi)漏輸出模式10：復(fù)用功能推挽輸出模式11：復(fù)用功能開(kāi)漏輸出模式位29:28 25:24 21:20 17:16 13:12 9:8,5:4 1:0MODEy1:0：端口x的模式位(y = 815) (Port x mode bits)軟件通過(guò)這些位配置相應(yīng)的I/O端口，請(qǐng)參考表17端口位配置表。00：輸入模式(復(fù)位后的狀態(tài)) 01：輸出模式，最大速度10MHz 10：輸出模式，最大速度2MHz 11：輸出模式，最大速度50MHz 8.2.3 端口輸入數(shù)據(jù)寄

10、存器(GPIOx_IDR) (x=A.E)地址偏移：0x08 復(fù)位值：0x0000 XXXX位31:16保留，始終讀為0。位15:0端口輸入數(shù)據(jù)(y = 015) (Port input data) 這些位為只讀并只能以字(16位)的形式讀出。讀出的值為對(duì)應(yīng)I/O口的狀態(tài)。8.2.4 端口輸出數(shù)據(jù)寄存器(GPIOx_ODR) (x=A.E)地址偏移：0Ch 復(fù)位值：0x0000 0000位31:16保留，始終讀為0。位15:0ODRy15:0：端口輸出數(shù)據(jù)(y = 015) (Port output data)這些位可讀可寫(xiě)并只能以字(16位)的形式操作。注：對(duì)GPIOx_BSRR(x = A

11、E)，可以分別地對(duì)各個(gè)ODR位進(jìn)行獨(dú)立的設(shè)置/清除。8.2.5 端口位設(shè)置/清除寄存器(GPIOx_BSRR) (x=A.E)地址偏移：0x10 復(fù)位值：0x0000 0000位31:16BRy: 清除端口x的位y (y = 015) (Port x Reset bit y)這些位只能寫(xiě)入并只能以字(16位)的形式操作。0：對(duì)對(duì)應(yīng)的ODRy位不產(chǎn)生影響1：清除對(duì)應(yīng)的ODRy位為0 注：如果同時(shí)設(shè)置了BSy和BRy的對(duì)應(yīng)位，BSy位起作用。位15:0BSy: 設(shè)置端口x的位y (y = 015) (Port x Set bit y)這些位只能寫(xiě)入并只能以字(16位)的形式操作。0：對(duì)對(duì)應(yīng)的ODR

12、y位不產(chǎn)生影響1：設(shè)置對(duì)應(yīng)的ODRy位為18.2.6 端口位清除寄存器(GPIOx_BRR) (x=A.E)地址偏移：0x14復(fù)位值：0x0000 0000位31:16保留。位15:0BRy: 清除端口x的位y (y = 015) (Port x Reset bit y)這些位只能寫(xiě)入并只能以字(16位)的形式操作。0：對(duì)對(duì)應(yīng)的ODRy位不產(chǎn)生影響1：清除對(duì)應(yīng)的ODRy位為08.2.7 端口配置鎖定寄存器(GPIOx_LCKR) (x=A.E)當(dāng)執(zhí)行正確的寫(xiě)序列設(shè)置了位16(LCKK)時(shí)，該寄存器用來(lái)鎖定端口位的配置。位15:0用于鎖定GPIO端口的配置。在規(guī)定的寫(xiě)入操作期間，不能改變LCKP

13、15:0。當(dāng)對(duì)相應(yīng)的端口位執(zhí)行了LOCK序列后，在下次系統(tǒng)復(fù)位之前將不能再更改端口位的配置。每個(gè)鎖定位鎖定控制寄存器(CRL, CRH)中相應(yīng)的4個(gè)位。地址偏移：0x18復(fù)位值：0x0000 0000位31:17保留。位16LCKK：鎖鍵 (Lock key) 該位可隨時(shí)讀出，它只可通過(guò)鎖鍵寫(xiě)入序列修改。0：端口配置鎖鍵位激活1：端口配置鎖鍵位被激活，下次系統(tǒng)復(fù)位前GPIOx_LCKR寄存器被鎖住。鎖鍵的寫(xiě)入序列：寫(xiě)1 -寫(xiě)0 -寫(xiě)1 -讀0 -讀1 最后一個(gè)讀可省略，但可以用來(lái)確認(rèn)鎖鍵已被激活。注：在操作鎖鍵的寫(xiě)入序列時(shí)，不能改變LCK15:0的值。操作鎖鍵寫(xiě)入序列中的任何錯(cuò)誤將不能激活鎖鍵

14、。位15:0LCKy: 端口x的鎖位y (y = 015) (Port x Lock bit y) 這些位可讀可寫(xiě)但只能在LCKK位為0時(shí)寫(xiě)入。0：不鎖定端口的配置1：鎖定端口的配置9 中斷和事件9.1 嵌套向量中斷控制器特性 68個(gè)可屏蔽中斷通道(不包含16個(gè)Cortex-M3的中斷線(xiàn))； 16個(gè)可編程的優(yōu)先等級(jí)(使用了4位中斷優(yōu)先級(jí))； 低延遲的異常和中斷處理； 電源管理控制； 系統(tǒng)控制寄存器的實(shí)現(xiàn)；嵌套向量中斷控制器(NVIC)和處理器核的接口緊密相連，可以實(shí)現(xiàn)低延遲的中斷處理和高效地處理晚到的中斷。9.1.1 系統(tǒng)嘀嗒(SysTick)校準(zhǔn)值寄存器系統(tǒng)嘀嗒校準(zhǔn)值固定為9000，當(dāng)系統(tǒng)嘀

15、嗒時(shí)鐘設(shè)定為9MHz(HCLK/8的最大值)，產(chǎn)生1ms時(shí)間基準(zhǔn)。9.1.2 中斷和異常向量下面的表，分別列出了互聯(lián)型產(chǎn)品和其它STM32F10xxx產(chǎn)品的向量表。表55 STM32F10xxx產(chǎn)品(小容量、中容量和大容量)的向量表位置優(yōu)先級(jí)優(yōu)先級(jí)類(lèi)型名稱(chēng)說(shuō)明地址18可設(shè)置PVD連接EXTI的電源電壓檢測(cè)中斷0x0000_0044310可設(shè)置RTC實(shí)時(shí)時(shí)鐘（RTC）全局中斷0x0000_004C512可設(shè)置RCC復(fù)位和時(shí)鐘控制中斷0x0000_0054613可設(shè)置EXTI0EXTI線(xiàn)0中斷0x0000_0058714可設(shè)置EXTI1EXTI線(xiàn)1中斷0x0000_005C815可設(shè)置EXTI2E

16、XTI線(xiàn)2中斷0x0000_0060916可設(shè)置EXTI3EXTI線(xiàn)3中斷0x0000_00641017可設(shè)置EXTI4EXTI線(xiàn)4中斷0x0000_00689.2 外部中斷/事件控制器(EXTI)對(duì)于互聯(lián)型產(chǎn)品，外部中斷/事件控制器由20個(gè)產(chǎn)生事件/中斷請(qǐng)求的邊沿檢測(cè)器組成，對(duì)于其它產(chǎn)品，則有19個(gè)能產(chǎn)生事件/中斷請(qǐng)求的邊沿檢測(cè)器。每個(gè)輸入線(xiàn)可以獨(dú)立地配置輸入類(lèi)型(脈沖或掛起)和對(duì)應(yīng)的觸發(fā)事件(上升沿或下降沿或者雙邊沿都觸發(fā))。每個(gè)輸入線(xiàn)都可以獨(dú)立地被屏蔽。掛起寄存器保持著狀態(tài)線(xiàn)的中斷請(qǐng)求。9.2.1 主要特性EXTI控制器的主要特性如下： 每個(gè)中斷/事件都有獨(dú)立的觸發(fā)和屏蔽 每個(gè)中斷線(xiàn)都有

17、專(zhuān)用的狀態(tài)位 支持多達(dá)20個(gè)軟件的中斷/事件請(qǐng)求 檢測(cè)脈沖寬度低于A(yíng)PB2時(shí)鐘寬度的外部信號(hào)。參見(jiàn)數(shù)據(jù)手冊(cè)中電氣特性部分的相關(guān)參數(shù)。9.2.2 框圖外部中斷/事件控制器框圖圖19 9.2.3 喚醒事件管理STM32F10xxx可以處理外部或內(nèi)部事件來(lái)喚醒內(nèi)核(WFE)。喚醒事件可以通過(guò)下述配置產(chǎn)生： 在外設(shè)的控制寄存器使能一個(gè)中斷，但不在NVIC中使能，同時(shí)在Cortex-M3的系統(tǒng)控制寄存器中使能SEVONPEND位。當(dāng)CPU從WFE恢復(fù)后，需要清除相應(yīng)外設(shè)的中斷掛起位和外設(shè)NVIC中斷通道掛起位(在NVIC中斷清除掛起寄存器中)。 配置一個(gè)外部或內(nèi)部EXTI線(xiàn)為事件模式，當(dāng)CPU從WFE恢

18、復(fù)后，因?yàn)閷?duì)應(yīng)事件線(xiàn)的掛起位沒(méi)有被置位，不必清除相應(yīng)外設(shè)的中斷掛起位或NVIC中斷通道掛起位。在互聯(lián)型產(chǎn)品中，以太網(wǎng)喚醒事件同樣具有WFE喚醒功能。使用外部I/O端口作為喚醒事件，請(qǐng)參見(jiàn)9.2.4節(jié)的功能說(shuō)明9.2.4 功能說(shuō)明要產(chǎn)生中斷，必須先配置好并使能中斷線(xiàn)。根據(jù)需要的邊沿檢測(cè)設(shè)置2個(gè)觸發(fā)寄存器，同時(shí)在中斷屏蔽寄存器的相應(yīng)位寫(xiě)1允許中斷請(qǐng)求。當(dāng)外部中斷線(xiàn)上發(fā)生了期待的邊沿時(shí)，將產(chǎn)生一個(gè)中斷請(qǐng)求，對(duì)應(yīng)的掛起位也隨之被置1。在掛起寄存器的對(duì)應(yīng)位寫(xiě)1，將清除該中斷請(qǐng)求。如果需要產(chǎn)生事件，必須先配置好并使能事件線(xiàn)。根據(jù)需要的邊沿檢測(cè)通過(guò)設(shè)置2個(gè)觸發(fā)寄存器，同時(shí)在事件屏蔽寄存器的相應(yīng)位寫(xiě)1允許事件

19、請(qǐng)求。當(dāng)事件線(xiàn)上發(fā)生了需要的邊沿時(shí)，將產(chǎn)生一個(gè)事件請(qǐng)求脈沖，對(duì)應(yīng)的掛起位不被置1。通過(guò)在軟件中斷/事件寄存器寫(xiě)1，也可以通過(guò)軟件產(chǎn)生中斷/事件請(qǐng)求。硬件中斷選擇通過(guò)下面的過(guò)程來(lái)配置20個(gè)線(xiàn)路做為中斷源： 配置20個(gè)中斷線(xiàn)的屏蔽位(EXTI_IMR) 配置所選中斷線(xiàn)的觸發(fā)選擇位(EXTI_RTSR和EXTI_FTSR)； 配置對(duì)應(yīng)到外部中斷控制器(EXTI)的NVIC中斷通道的使能和屏蔽位，使得20個(gè)中斷線(xiàn)中的請(qǐng)求可以被正確地響應(yīng)。硬件事件選擇通過(guò)下面的過(guò)程，可以配置20個(gè)線(xiàn)路為事件源 配置20個(gè)事件線(xiàn)的屏蔽位(EXTI_EMR) 配置事件線(xiàn)的觸發(fā)選擇位(EXTI_RTSR和EXTI_FTSR)

20、 軟件中斷/事件的選擇20個(gè)線(xiàn)路可以被配置成軟件中斷/事件線(xiàn)。下面是產(chǎn)生軟件中斷的過(guò)程： 配置20個(gè)中斷/事件線(xiàn)屏蔽位(EXTI_IMR, EXTI_EMR) 設(shè)置軟件中斷寄存器的請(qǐng)求位(EXTI_SWIER)1通過(guò)AFIO_EXTICRx配置GPIO線(xiàn)上的外部中斷/事件另外四個(gè)EXTI線(xiàn)的連接方式如下： EXTI線(xiàn)16連接到PVD輸出 EXTI線(xiàn)17連接到RTC鬧鐘事件 EXTI線(xiàn)18連接到USB喚醒事件 EXTI線(xiàn)19連接到以太網(wǎng)喚醒事件(只適用于互聯(lián)型產(chǎn)品)9.3 EXTI 寄存器描述必須以字(32位)的方式操作這些外設(shè)寄存器9.3.1 中斷屏蔽寄存器(EXTI_IMR)偏移地址：0x0

21、0 復(fù)位值：0x0000 0000位31:20保留，必須始終保持為復(fù)位狀態(tài)(0)。位19:0MRx: 線(xiàn)x上的中斷屏蔽 (Interrupt Mask on line x) 0：屏蔽來(lái)自線(xiàn)x上的中斷請(qǐng)求；1：開(kāi)放來(lái)自線(xiàn)x上的中斷請(qǐng)求。注：位19只適用于互聯(lián)型產(chǎn)品，對(duì)于其它產(chǎn)品為保留位。9.3.2 事件屏蔽寄存器(EXTI_EMR)偏移地址：0x04 復(fù)位值：0x0000 0000位31:20保留，必須始終保持為復(fù)位狀態(tài)(0)。位19:0MRx: 線(xiàn)x上的事件屏蔽 (Event Mask on line x) 0：屏蔽來(lái)自線(xiàn)x上的事件請(qǐng)求；1：開(kāi)放來(lái)自線(xiàn)x上的事件請(qǐng)求。注：位19只適用于互聯(lián)型產(chǎn)

22、品，對(duì)于其它產(chǎn)品為保留位。9.3.3 上升沿觸發(fā)選擇寄存器(EXTI_RTSR)偏移地址：0x08 復(fù)位值：0x0000 0000位31:19保留，必須始終保持為復(fù)位狀態(tài)(0)。位18:0TRx: 線(xiàn)x上的上升沿觸發(fā)事件配置位 (Rising trigger event configuration bit of line x) 0：禁止輸入線(xiàn)x上的上升沿觸發(fā)(中斷和事件) 1：允許輸入線(xiàn)x上的上升沿觸發(fā)(中斷和事件) 注：位19只適用于互聯(lián)型產(chǎn)品，對(duì)于其它產(chǎn)品為保留位。注意: 外部喚醒線(xiàn)是邊沿觸發(fā)的，這些線(xiàn)上不能出現(xiàn)毛刺信號(hào)。在寫(xiě)EXTI_RTSR寄存器時(shí)，在外部中斷線(xiàn)上的上升沿信號(hào)不能被識(shí)別，掛起位也不會(huì)被置位。在同一中斷線(xiàn)上，可以同時(shí)設(shè)置上升沿和下降沿觸發(fā)。即任一邊沿都可觸發(fā)中斷。9.3.4 下降沿觸發(fā)選擇寄存器(EXTI_FTSR)偏移地址：0x0C 復(fù)位值：0x0