簡(jiǎn)易多功能數(shù)字存儲(chǔ)示波器(蔡天 林立 蘇鑫)

1、簡(jiǎn)易多功能數(shù)字示波器參賽學(xué)校： 武漢大學(xué)參賽隊(duì)員： 蔡天林立蘇鑫時(shí)間：2007-7-27賽前輔導(dǎo)教師：黃根春 張望先 文稿輔導(dǎo)教師：黃根春 徐大敏摘要本系統(tǒng)基于數(shù)字示波器基本原理，以8051單片機(jī)和FPGA組成的最小系統(tǒng)為控制核心；系統(tǒng)的頻率范圍為1Hz2.8MHz，使用高速ADC芯片對(duì)任意波形信號(hào)進(jìn)行采樣量化，并在模擬示波器上顯示，同時(shí)能對(duì)信號(hào)的基本參數(shù)進(jìn)行數(shù)字測(cè)量，其中頻率誤差優(yōu)于0.1，幅度誤差優(yōu)于5；通過FPGA對(duì)量化值進(jìn)行FFT運(yùn)算，實(shí)現(xiàn)了對(duì)輸入信號(hào)的頻譜分析；此外，本系統(tǒng)還可以利用傅立葉變換的性質(zhì)對(duì)雙通道輸入的兩路信號(hào)進(jìn)行相位差測(cè)量，誤差小于0.5o；實(shí)現(xiàn)周期信號(hào)的失真度測(cè)量，誤差

2、小于1；系統(tǒng)的顯示輸出采用模擬示波器和128*64點(diǎn)陣液晶相結(jié)合的方式，連續(xù)可調(diào)電位器和3*8鍵盤為輸入接口，故系統(tǒng)波形顯示清晰，操作簡(jiǎn)單，界面友好。關(guān)鍵詞：示波器FFT失真度測(cè)相AbstractThe system, mainly controlled by the combination of MCU 8051and ALTEAs Cyclone FPGA, is based on the elements of Digital Oscillograph. All kinds of signal with the frequency fewer than 2.8MHz can be sam

3、pled by ADC chip AD9051 and AD197. The data of sampling is operated under FFT, with a result of the frequency spectrum of the input signal. Addition, the system also can measure the phasic difference, with the precision fewer than. We adopt the analog oscillograph and 128*64 dot-matrix LCD screens a

4、s export equipment, 3*8 keyboards and adjustable resistance as import equipment. People will find easy to handle the system with clear display and friendly interface.Keyword: oscillographFFT Audibility of Distortion 目錄摘要1Abstract1目錄2一、方案論證與選擇31題目任務(wù)要求及相關(guān)指標(biāo)的分析32方案的比較與選擇3二、系統(tǒng)總體設(shè)計(jì)方案及實(shí)現(xiàn)方框圖5三、理論分析與計(jì)算51、采樣

5、速率52、幅度控制53、波形的數(shù)據(jù)處理及相關(guān)參數(shù)測(cè)量54、快速傅立葉變換及誤差6四、主要功能電路的設(shè)計(jì)61、輸入信號(hào)放大與采樣量化電路62、同步采樣時(shí)鐘產(chǎn)生電路73、水平垂直div調(diào)節(jié)電路74、模擬示波器顯示電路7五、系統(tǒng)軟件的設(shè)計(jì)7六、測(cè)試數(shù)據(jù)與分析81使用儀器及型號(hào)82測(cè)試方案83測(cè)量數(shù)據(jù)及結(jié)果分析8七、總結(jié)分析與結(jié)論91、題目要求完成情況92、調(diào)試總結(jié)9八、附錄101、電路原理圖102、參考文獻(xiàn)11一、方案論證與選擇1題目任務(wù)要求及相關(guān)指標(biāo)的分析(1)題目要求儀器的輸入阻抗大于100k，我們可以使用一級(jí)射級(jí)跟隨器或者同相放大器來實(shí)現(xiàn)；垂直刻度為8div，分辨率為32級(jí)/div，要求設(shè)置0

6、.01V/div、0.1V/div、1V/div三檔垂直靈敏度，誤差5%，即直流檔時(shí)輸入信號(hào)電壓范圍為-4V+4V，交流檔時(shí)輸入信號(hào)峰峰值范圍為0V8V，但為了能使用0.01V/div和0.1V/div檔來清晰的觀察小信號(hào)波形，所以需要根據(jù)輸入信號(hào)的電壓幅度的大小來對(duì)其進(jìn)行適當(dāng)放大或縮小，以適合ADC的采樣和量化；水平刻度為10div，分辨率為20點(diǎn)/div，要求設(shè)置0.2s/div、0.2ms/div、20s/div三檔掃描速度，儀器的頻率范圍為DC50kHz，誤差5%，考慮極限情況，使用20s/div檔，采樣周期為1s，即此時(shí)采樣頻率為1MHz，對(duì)于0.2s/div和0.2ms/div，我

7、們可以使用1MHz的采樣頻率，然后在下抽樣，也可以分別使用100Hz和100KHz的采樣頻率。（2）題目要求儀器具有單次觸發(fā)存儲(chǔ)顯示方式和連續(xù)觸發(fā)存儲(chǔ)顯示方式，觸發(fā)電路采用內(nèi)觸發(fā)方式，要求上升沿觸發(fā)、觸發(fā)電平可調(diào)，單次觸發(fā)，即每按動(dòng)一次“單次觸發(fā)”鍵，儀器在滿足觸發(fā)條件時(shí)，能對(duì)被測(cè)周期信號(hào)或單次非周期信號(hào)進(jìn)行一次采集與存儲(chǔ)，然后連續(xù)顯示；連續(xù)觸發(fā)，即儀器能連續(xù)對(duì)信號(hào)進(jìn)行采集、存儲(chǔ)并實(shí)時(shí)顯示，且具有鎖存（按“鎖存”鍵即可存儲(chǔ)當(dāng)前波形）功能。同時(shí)要求具有水平移動(dòng)擴(kuò)展顯示功能，要求存儲(chǔ)深度增加一倍，并且能通過操作“移動(dòng)” 鍵顯示被存儲(chǔ)信號(hào)波形的任一部分。該部分要求主要軟件部分實(shí)現(xiàn)，包括波形存儲(chǔ)和波形

8、簡(jiǎn)單線性運(yùn)算。（3）增加雙蹤示波功能，能同時(shí)顯示兩路被測(cè)信號(hào)波形。這就要求系統(tǒng)有兩路高速ADC對(duì)兩路信號(hào)進(jìn)行采樣，或使用多路復(fù)用器來實(shí)現(xiàn)通道轉(zhuǎn)換。（4）對(duì)于其它要求部分，我們計(jì)劃增加FFT頻譜分析和雙蹤信號(hào)相位測(cè)量的功能。2方案的比較與選擇（1）輸入信號(hào)采樣量化方案一：等效采樣法。使用等效采樣法的前提是被測(cè)信號(hào)是周期出現(xiàn)的，因此，為了重建原信號(hào)，可以每一個(gè)周期內(nèi)等效地等間隔地抽取少量的樣本，最后將多個(gè)周期抽取的樣本集合到同一個(gè)周期內(nèi)，這樣就可以等效成在一個(gè)被測(cè)信號(hào)周期內(nèi)采樣效果。該方案的優(yōu)點(diǎn)是采樣頻率不需要太高，與被采樣信號(hào)頻率相當(dāng)即可，缺點(diǎn)是要求被測(cè)信號(hào)是周期的，而且采樣過程較慢，比較耗時(shí)。

9、方案二：同步采樣法。為了排除等效采樣的缺點(diǎn)，我們可以利用鎖相環(huán)將被測(cè)信號(hào)的頻率和信號(hào)采樣頻率鎖定成一定的比例關(guān)系，例如采樣頻率是被測(cè)信號(hào)的20倍頻。該方案的的優(yōu)點(diǎn)是采樣點(diǎn)與被采樣信號(hào)是嚴(yán)格同步的，便于FFT運(yùn)算，進(jìn)行頻譜分析，缺點(diǎn)是需要采樣信號(hào)頻率整數(shù)倍的時(shí)鐘信號(hào)，實(shí)際電路較為復(fù)雜，抗干擾較難處理。方案三：固定頻率采樣。根據(jù)題目要求，設(shè)定采樣頻率為1MHz、100KHz和100Hz三個(gè)固定頻率。這樣就使電路簡(jiǎn)單，同時(shí)也便于根據(jù)題目要求進(jìn)行顯示，即每20點(diǎn)每div。比較上述方案，我們采用方案三設(shè)定示波器的顯示采樣頻率，使用方案二設(shè)定頻譜分析和相位測(cè)量時(shí)的采樣頻率。（2）觸發(fā)電平的調(diào)節(jié)方式選擇方案

10、一：數(shù)字方法。即使用按鍵來調(diào)節(jié)觸發(fā)電平，使用軟件方法實(shí)現(xiàn)，該方案不需要外圍電路，實(shí)現(xiàn)簡(jiǎn)單，但操作不直觀。方案二：模擬方法。使用可調(diào)電位器調(diào)節(jié)某點(diǎn)電壓，并用ADC采樣量化到控制部分，依次作為觸發(fā)電平調(diào)節(jié)的依據(jù)。該方案需要模擬電路配合，電路復(fù)雜，但操作較為直觀。為了簡(jiǎn)化系統(tǒng)的復(fù)雜性，我們采用方案一。（3）顯示方式方案一：?jiǎn)温稤AC輸出。使用一路DAC芯片輸出所要顯示的波形，而用于掃描的鋸齒信號(hào)由模擬方式產(chǎn)生，具體方法是首先用比較器得到與顯示波形同頻的方波，再由積分電路得到鋸齒波，這也就是顯示所需的掃描信號(hào)。該方案硬件電路復(fù)雜，且較難調(diào)試。方案二：雙路DAC輸出。原理同方案一相同，不同僅僅是掃描信號(hào)

11、同樣由另外一路DAC產(chǎn)生。該方案硬件電路較為簡(jiǎn)單，而且實(shí)際操作時(shí)比較靈活，便于調(diào)試。綜上考慮我們采用方案二。（4）波形測(cè)量方案波形的基本測(cè)量量包括幅度（峰峰值）、頻率（周期）等，其測(cè)量方法可以分為模擬和數(shù)字兩大類：方案一：模擬方法。對(duì)于幅度測(cè)量可以真有效值轉(zhuǎn)換芯片（如AD637等）將波形有效值信息轉(zhuǎn)換為直流輸出，后級(jí)再使用AD采樣；也可以采用峰值檢波將波形幅值信息轉(zhuǎn)換為直流輸出，后級(jí)同樣用AD采樣。由以上描述可以看出，兩種方法只能分別測(cè)量有效值信息和幅度信息，而且測(cè)量精度也不是很高。對(duì)于頻率測(cè)量，模擬方法可以使用比較器將信號(hào)整形成方波，再由控制部分FPGA測(cè)量其頻率。該方法精度比較高，但電路復(fù)

12、雜，需要模擬比較器參與。方案二：數(shù)字方法?；舅枷胧菍⒈粶y(cè)信號(hào)用高速ADC芯片轉(zhuǎn)換為數(shù)字序列，然后再根據(jù)采樣所得數(shù)據(jù)進(jìn)行處理，從而得出幅度和頻率信息。綜上所述，鑒于系統(tǒng)前級(jí)有高速ADC采樣信號(hào)，所以我們使用數(shù)字測(cè)量信號(hào)的幅度信息，但為了提高測(cè)頻精度，我們采用模擬比較器法測(cè)量信號(hào)的頻率信息。（5）擴(kuò)展功能頻譜分析和相位測(cè)量鑒于系統(tǒng)采用MCU8051和Cyclone系列的FPGA，有較強(qiáng)的控制和運(yùn)算能力，所以我們可以直接將示波器前級(jí)ADC采樣所得數(shù)據(jù)進(jìn)行FFT，便可以得到所測(cè)波形的頻譜信息和相位信息，所以該部分的主要方案是FFT方式，但待處理數(shù)據(jù)的獲得有以下幾種方案。方案一：直接由示波器前級(jí)的高速

13、ADC得到。該方法簡(jiǎn)單易行，但誤差較大，由于前級(jí)高速ADC采用固定的采樣頻率，而后級(jí)進(jìn)行FFT時(shí)，根據(jù)離散傅立葉變換的特性可以得到，若采樣頻率與被測(cè)信號(hào)頻率不為整數(shù)倍關(guān)系，在進(jìn)行FFT變換時(shí)會(huì)出現(xiàn)頻譜泄漏等問題，影響測(cè)量精度。方案二、等效采樣法。使用等效采樣法的前提是被測(cè)信號(hào)是周期出現(xiàn)的，因此，為了重建原信號(hào)，使用采樣頻率為被測(cè)信號(hào)的（n+1）/n或(n-1)/n倍，這樣就可以只在被測(cè)信號(hào)的一個(gè)周期內(nèi)采樣一次，但每個(gè)周期內(nèi)采樣點(diǎn)所處的相位不同，在n次采樣后得到的n點(diǎn)采樣值就可以等效為用一個(gè)n倍頻時(shí)鐘去抽取信號(hào)所得采樣點(diǎn)。該方案的優(yōu)點(diǎn)是不需要很高頻率的采樣時(shí)鐘，對(duì)ADC芯片要求不高，系統(tǒng)高頻干擾

14、較小，但需要數(shù)字電路的配合，即產(chǎn)生（n+1）/n或(n-1)/n倍倍頻信號(hào)。方案三：同步采樣。同輸入信號(hào)采樣量化部分的同步采樣相同。采用改方案系統(tǒng)較為復(fù)雜，需要額外的鎖相環(huán)硬件電路，而且高速ADC的采樣時(shí)鐘為可變頻率?？紤]到測(cè)量精度的要求，我們首先排除方案一；同時(shí)為了簡(jiǎn)化數(shù)字系統(tǒng)，而且我們選用的ADC芯片可以做到很高的頻率，不需要考慮采樣頻率的限制，所以我們采用方案三。二、系統(tǒng)總體設(shè)計(jì)方案及實(shí)現(xiàn)方框圖本系統(tǒng)主要分為輸入信號(hào)放大與采樣量化電路、同步采樣時(shí)鐘產(chǎn)生電路、水平垂直div調(diào)節(jié)電路和模擬示波器顯示電路。整體框圖如下圖所示。前級(jí)輸入信號(hào)放大與采樣電路主要由MAX308和AD811實(shí)現(xiàn)程控放大

15、，AD9051實(shí)現(xiàn)高速采樣量化；同步時(shí)鐘產(chǎn)生電路首先將輸入信號(hào)整形，再由74HC7046鎖相環(huán)倍頻，最后送到FPGA內(nèi)部處理產(chǎn)生所需的時(shí)鐘信號(hào)；水平垂直div調(diào)節(jié)電路由低速ADC芯片MAX197采樣可調(diào)電位器的電壓輸出，通過調(diào)節(jié)電位器就起到調(diào)節(jié)水平DIV和垂直DIV的效果；模擬示波器顯示電路由雙路DAC芯片DAC7801組成，其中一路DAC產(chǎn)生所要顯示的波形，另外一路DAC產(chǎn)生掃描信號(hào)。三、理論分析與計(jì)算1、采樣速率最大采樣速率是指單位時(shí)間內(nèi)完成的完整的A/D轉(zhuǎn)換的最高次數(shù)，常以頻率表示，采樣速率愈高，說明捕捉信號(hào)的能力就愈強(qiáng)。計(jì)算公式如下：根據(jù)題目要求的三檔掃描速度0.2s/div、0.2m

16、s/div、20s/div，將其代如上面的公式可以得出三檔所需的采樣頻率分別為：100Hz、100KHz、1MHz，本系統(tǒng)中使用到的高速ADC芯片AD9051最高采樣頻率為60MHz，滿足并超過題目要求。2、幅度控制本系統(tǒng)使用多路復(fù)用器MAX308和高速運(yùn)放AD811組成程控放大電路（具體電路詳見主要功能電路的設(shè)計(jì)），由于輸入信號(hào)峰峰值最大為8V（±4V），而ADC能夠承受的最大輸入電壓峰峰值為2V（±1V），又因?yàn)槲覀兪褂貌罘州斎氲姆绞剑市盘?hào)最終送到采樣量化電路時(shí)峰峰值不能超過1V（±0.5V）。為了使輸入信號(hào)幅度不超過ADC芯片所允許的范圍，同時(shí)也為能充分發(fā)

17、揮ADC芯片的性能，我們對(duì)幅度較大的信號(hào)進(jìn)行縮小，對(duì)幅度較小的信號(hào)進(jìn)行適當(dāng)放大。當(dāng)輸入信號(hào)峰峰值在0.8V8V時(shí)，將信號(hào)放大0.125倍，使其范圍落在0.1V1V范圍內(nèi)；當(dāng)輸入信號(hào)峰峰值在0.08V0.8V時(shí)，將信號(hào)放大1.25倍，使其范圍落在0.1V1V范圍內(nèi)；當(dāng)輸入信號(hào)峰峰值在0V0.08V時(shí)，將信號(hào)放大12.5倍，使其范圍落在0.1V1V范圍內(nèi)。3、波形的數(shù)據(jù)處理及相關(guān)參數(shù)測(cè)量（1）本系統(tǒng)實(shí)現(xiàn)水平7檔div調(diào)節(jié)，分別為0.2s/div、0.02s/div、2ms/div、0.2ms/div、0.02ms/div、2s/div和0.5s/div。其中0.2s/div、0.02s/div、2

18、ms/div、0.2ms/div、0.02ms/div檔使用2MHz的采樣頻率，然后分別按適當(dāng)?shù)谋壤M(jìn)行下抽樣，2s/div和0.5s/div分別使用10MHz和40MHz的采樣頻率，進(jìn)行采樣存儲(chǔ)。（2）幅度測(cè)量?；舅枷胧鞘褂密浖姆椒ㄔ诓杉降臄?shù)據(jù)中尋找最大值A(chǔ)max和最小值A(chǔ)min，則被測(cè)信號(hào)的幅度就為A|Amax-Amin|。系統(tǒng)中垂直div有三檔，分別為10mV/div、100mV/div和1V/div。（3）頻率測(cè)量，可分為測(cè)周期法和等精度法。測(cè)周期法主要用于測(cè)量頻率較低的信號(hào)的頻率（本系統(tǒng)中為低于10KHz），具體做法是以待測(cè)信號(hào)為門限，用計(jì)數(shù)器記錄在此門限內(nèi)的某個(gè)高頻標(biāo)準(zhǔn)脈沖個(gè)

19、數(shù)，從而確定待測(cè)信號(hào)的頻率。等精度法，這種方法和測(cè)周期法很相似，不同的是測(cè)周期法測(cè)量時(shí)間T為被測(cè)信號(hào)的一個(gè)周期，而等精度測(cè)量法的測(cè)量時(shí)間T是由人為設(shè)定和被測(cè)信號(hào)共同決定的。即，在人為設(shè)定的時(shí)間內(nèi)，閘門的開啟和閉合由被測(cè)信號(hào)的上升沿來控制，計(jì)數(shù)器真正開始計(jì)數(shù)的時(shí)刻不是預(yù)置閘門的開始時(shí)刻，而是預(yù)置閘門打開后被測(cè)信號(hào)的第一個(gè)上升沿到來的時(shí)刻；同樣閘門的關(guān)閉時(shí)刻不是預(yù)置閘門的結(jié)束時(shí)刻，而是預(yù)置閘門關(guān)閉后被測(cè)信號(hào)的第一個(gè)上升沿到來的時(shí)刻，這種計(jì)數(shù)方法叫做同步計(jì)數(shù)法。在測(cè)量時(shí)間T內(nèi)系統(tǒng)計(jì)數(shù)器同時(shí)對(duì)被測(cè)信號(hào)fx和標(biāo)準(zhǔn)脈沖信號(hào)fo分別進(jìn)行計(jì)數(shù)，若兩個(gè)計(jì)數(shù)器的計(jì)數(shù)值分別為nx和no，則可計(jì)算出被測(cè)信號(hào)的頻率：由

20、上式可以得到：測(cè)量精度與被測(cè)信號(hào)頻率、閘門時(shí)間無關(guān)，因而可以保證在整個(gè)測(cè)量頻段內(nèi)的測(cè)量精度保持不變。4、快速傅立葉變換及誤差（1）本系統(tǒng)中我們采用基2時(shí)間抽取DIT的FFT算法，基本過程是利用變換核WN的對(duì)稱性，對(duì)有限長(zhǎng)序列x(n)，n0，1，···n，不斷進(jìn)行奇偶抽取，直到分解成一系列等于2的短序列，最終只需要計(jì)算長(zhǎng)度等于2的短序列的DFT變換。FFT相對(duì)直接DFT變換的乘法改善比為：（2）在進(jìn)行FFT運(yùn)算時(shí)，采樣信號(hào)的頻率和采樣點(diǎn)數(shù)的選取對(duì)最終計(jì)算結(jié)果有很大影響。首先，若采樣頻率是信號(hào)頻率的嚴(yán)格整數(shù)（大于等于2的整數(shù)）倍，而且進(jìn)行2M（M為整數(shù)）點(diǎn)FFT計(jì)算，

21、也就是說，參與FFT計(jì)算的數(shù)據(jù)在進(jìn)行無限周期性延拓后仍是連續(xù)的，無跳變的，則計(jì)算結(jié)果就不會(huì)出現(xiàn)頻率混疊、頻譜泄漏和柵欄效應(yīng)等問題；但如果采樣頻率不是信號(hào)頻率的整數(shù)倍，那么計(jì)算結(jié)果就可能出現(xiàn)頻譜泄漏和柵欄效應(yīng)；如果采樣頻率小于信號(hào)頻率的2倍，計(jì)算結(jié)果就會(huì)出現(xiàn)頻率混疊問題。四、主要功能電路的設(shè)計(jì)1、輸入信號(hào)放大與采樣量化電路高速采樣電路由AD9051實(shí)現(xiàn)。AD9051為10位60MHz的高速ADC，內(nèi)置2.5V基準(zhǔn)源，輸入電壓峰峰值范圍不能大于2.0V。具體電路如下所示。2、同步采樣時(shí)鐘產(chǎn)生電路CD74HC7046是高速CMOS鎖相環(huán)，內(nèi)部包含一個(gè)線型壓控振蕩器，兩個(gè)相位比較器和一個(gè)鎖定指示探測(cè)器

22、，具體電路見附錄。該部分電路實(shí)際上就是一個(gè)鎖相環(huán)電路，它的工作過程是：當(dāng)鎖相環(huán)處在未鎖定狀態(tài)時(shí)，CD74HC7046的VCO輸出不穩(wěn)定頻率，F(xiàn)PGA將該信號(hào)進(jìn)行N分頻后再輸出給CD74HC7046，而后鎖相環(huán)就將該分頻信號(hào)與輸入信號(hào)進(jìn)行嚴(yán)格同步，當(dāng)兩路信號(hào)到達(dá)同步時(shí)，即鎖相環(huán)到達(dá)鎖定狀態(tài)，VCO的輸出頻率也將固定下來，我們就可以使用此時(shí)VCO的輸出信號(hào)作為同步采樣的采樣時(shí)鐘。3、水平垂直div調(diào)節(jié)電路水平垂直div調(diào)節(jié)電路的設(shè)計(jì)是為了讓儀器使用人員有直觀的調(diào)節(jié)感覺，我們根據(jù)模擬示波器的調(diào)節(jié)方法改進(jìn)而來。工作原理是操作者通過調(diào)節(jié)電位器來改變抽頭端的輸出電壓，ADC轉(zhuǎn)換器芯片將該電壓的改變信息送到

23、系統(tǒng)的控制部分，而后根據(jù)該改變信息對(duì)輸出顯示做出相應(yīng)的改變。電壓的采樣電路由MAX197，其內(nèi)置4.096V基準(zhǔn)源，輸入信號(hào)的峰峰值可以高達(dá)±10V。具體電路見附錄。R1、R2分別為水平div和垂直div調(diào)節(jié)電位器。4、模擬示波器顯示電路顯示電路主要由兩路DAC電路組成，使用的DAC芯片為Ti的DAC7801，其內(nèi)部集成兩路DAC輸出，12bit精度，速度可達(dá)1.2MHz。后級(jí)MAX477用來將電流轉(zhuǎn)換為電壓，其中R3、R4為輸出幅度調(diào)節(jié)電阻。具體電路見附錄。五、系統(tǒng)軟件的設(shè)計(jì)本系統(tǒng)軟件部分由單片機(jī)和FPGA組成，單片機(jī)主要完成用戶的輸入輸出處理和系統(tǒng)的控制，F(xiàn)PGA主要完成高速的處

24、理（如信號(hào)采樣和存儲(chǔ)）和大計(jì)算量的處理（如FFT），整個(gè)軟件系統(tǒng)的設(shè)計(jì)中模塊化思想貫穿始終，采用菜單選擇所用功能，系統(tǒng)流程圖如下：六、測(cè)試數(shù)據(jù)與分析1使用儀器及型號(hào)清華同方計(jì)算機(jī)：Pentium（R）4，1.8GHz，512M內(nèi)存，Microsoft Windows XP操作系統(tǒng)直流穩(wěn)壓穩(wěn)流電源：型號(hào)SG1733SB3A60M數(shù)字存儲(chǔ)示波器：型號(hào)Tektronix TDS1002數(shù)字信號(hào)源：型號(hào)Agilent 33120A萬用表：型號(hào)Fluke 17B2測(cè)試方案我們使用特殊波形對(duì)系統(tǒng)進(jìn)行測(cè)試，即輸入正弦波、方波、三角波和鋸齒波，觀察系統(tǒng)的顯示輸出波形，同時(shí)測(cè)量每種波形的頻率、幅度和失真度，當(dāng)輸

25、入兩路同頻信號(hào)時(shí)，可以測(cè)量其相位差，并與理論值比較。3測(cè)量數(shù)據(jù)及結(jié)果分析（1）頻率測(cè)量數(shù)據(jù)。輸入信號(hào)峰峰值為5V。輸入頻率正弦波三角波方波鋸齒波1Hz1.0000050.999980.999971.00000510Hz10.0003Hz10.0001Hz10.0007Hz9.9994Hz100Hz99.9997Hz99.9996Hz100.003Hz99.9996Hz1KHz999.998Hz1000.001Hz999.9996Hz999.998Hz10KHz9.9878KHz9.9981KHz9.9972KHz9.9956Hz100KHz100.00012KHz99.9985KHz100.0

26、0002KHz100.00012KHz1MHz0.999998MHz0.999999MHz0.999997MHz1.00002MHz頻率測(cè)量平均誤差優(yōu)于10-4，但在10KHz附近誤差較大，原因是我們?cè)O(shè)定10KHz為等精度測(cè)頻法與測(cè)周期法的分界點(diǎn)，故在其附近誤差較大。（2）幅度測(cè)量數(shù)據(jù)。輸入信號(hào)頻率為1KHz。輸入幅度正弦波50mV49.789mV500mV510.65mV1V1.047 V3V2.887V5V4.911V8V7.879V但由于采樣壞點(diǎn)的存在，誤差較大，平均誤差優(yōu)于5。(3)失真度測(cè)量。輸入信號(hào)幅度為5V，頻率為1KHz。波形正弦波方波三角波鋸齒波失真度理論值048.34312.11580.308實(shí)際測(cè)量值047.86112.01779.731（4）相位差測(cè)量。輸入兩路信號(hào)完全相同，且幅度為5V，頻率為1KHz。測(cè)量次數(shù)正弦波（o度）三角波（o度）方波（o度）鋸齒波（o度）10.610.3610.4720.3721.2350.2390.4150.75230.8340.8650.0360.684由于