復旦集成電路工藝課件-02

1、INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長1集成電路工藝原理 仇志軍邯鄲校區(qū)物理樓435室INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長2上節(jié)課主要內(nèi)容上節(jié)課主要內(nèi)容CMOS工藝：工藝：光刻、氧化、擴散、刻蝕等光刻、氧化、擴散、刻蝕等硅技術的歷史沿革和未硅技術的歷史沿革和未來發(fā)展趨勢：來發(fā)展趨勢：晶體管的誕生晶體管的誕生集成電路的發(fā)明集成電路的發(fā)明平面工藝的發(fā)明平面工藝的發(fā)明CMOS技術的發(fā)明技術的發(fā)明摩爾定律（摩爾定律（Moores law）VLSI、SoC、SIPConstant-field等比例縮小原則等比例縮小原則ITRS：技術代

2、：技術代/節(jié)點節(jié)點INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長3大綱大綱 （2）第一章第一章 前言前言第二章第二章 晶體生長晶體生長第第三章三章 實驗室凈化及硅片清洗實驗室凈化及硅片清洗第四章第四章 光刻光刻第五章第五章 熱氧化熱氧化第六章第六章 熱擴散熱擴散第七章第七章 離子注入離子注入第八章第八章 薄膜淀積薄膜淀積第九章第九章 刻蝕刻蝕第十章第十章 后端工藝與集成后端工藝與集成第十一章第十一章 未來趨勢與挑戰(zhàn)未來趨勢與挑戰(zhàn)INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長4一一、襯底材料的類型襯底材料的類型元素半導體 Si、Ge.2. 化合

3、物半導體 GaAs、SiC 、GaNINFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長5二、對襯底材料的要求二、對襯底材料的要求 導電類型：N型與P型都易制備； 電阻率：0.01-105cm，均勻性好（縱向、橫向、微區(qū)）、可靠性高（穩(wěn)定、真實）； 壽命（少數(shù)載流子）：晶體管長壽命； 開關器件短壽命； 晶格完整性：低位錯（1000個/cm2）； 純度高：電子級硅（EGS） -1/109雜質(zhì)； 晶向：Si:雙極器件-；MOS-； 直徑、平整度、禁帶寬度、遷移率等。INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長6Si： 含量豐富，占地殼重量25%； 單

4、晶Si 生長工藝簡單，目前直徑最大18英吋（450mm） 氧化特性好， Si/SiO2界面性能理想，可做掩蔽膜、鈍化膜、介質(zhì)隔離、絕緣柵等介質(zhì)材料； 易于實現(xiàn)平面工藝技術；INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長7Ge： 漏電流大，禁帶寬度窄，僅0.66eV(Si:1.1eV)； 工作溫度低，75（Si:150）； GeO2易水解（SiO2穩(wěn)定）； 本征電阻率低：47 cm（Si: 2.3x105 cm）； 成本高。INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長8Si 的基本特性: FCC 金剛石結構，晶格常數(shù)a=5.431 間接帶隙半

5、導體， 禁帶寬度 Eg=1.12eV 相對介電常數(shù)， r=11.9 熔點： 1417oC 原子密度： 5x1022 cm-3 本征載流子濃度：ni=1.45x1010 cm-3 本征電阻率 =2.3x105 cm 電子遷移率 e=1500 cm2/Vs, 空穴遷移率h=450 cm2/VsINFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長9三、起始材料-石英巖（高純度硅砂-SiO2） SiO2+SiCSi(s)+SiO(g)+CO(g), 冶金級硅：冶金級硅：98%；Si(s)+3HCl(g) SiHCl3(g)+H2，三氯硅烷室溫下呈液態(tài)沸點為，三氯硅烷室溫下呈液態(tài)沸點

6、為32，利用分餾法去除雜質(zhì)；利用分餾法去除雜質(zhì)；SiHCl3(g)+ H2Si(s)+ 3HCl(g)，得到電子級硅（片狀多晶硅）。，得到電子級硅（片狀多晶硅）。 300oCINFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長10單晶制備一、直拉法（CZ法）CZ 拉晶儀熔爐石英坩堝：盛熔融硅液；石墨基座：支撐石英坩堝；加熱坩堝；旋轉(zhuǎn)裝置：順時針轉(zhuǎn)；加熱裝置：RF線圈；拉晶裝置籽晶夾持器：夾持籽晶（單晶）；旋轉(zhuǎn)提拉裝置：逆時針；環(huán)境控制系統(tǒng)氣路供應系統(tǒng)流量控制器排氣系統(tǒng)1.電子控制反饋系統(tǒng)INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長11拉晶過程熔硅

7、將坩堝內(nèi)多晶料全部熔化 ；注意事項：熔硅時間不易長；引晶將籽晶下降與液面接近，使籽晶預熱幾分鐘，俗稱“烤晶”，以除去表面揮發(fā)性雜質(zhì)同時可減少熱沖擊。當溫度穩(wěn)定時，可將籽晶與熔體接觸，籽晶向上拉，控制溫度使熔體在籽晶上結晶； INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長12收頸指在引晶后略為降低溫度，提高拉速，拉一段直徑比籽晶細的部分。其目的是排除接觸不良引起的多晶和盡量消除籽晶內(nèi)原有位錯的延伸。頸一般要長于20mm。 INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長13放肩縮頸工藝完成后，略降低溫度（15-40） ，讓晶體逐漸長大到所需的直徑

8、為止。這稱為“放肩”。INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長145. 等徑生長：當晶體直徑到達所需尺寸后，提高拉速，使晶體直徑不再增大，稱為收肩。收肩后保持晶體直徑不變，就是等徑生長。此時要嚴格控制溫度和拉速。INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長15收晶：晶體生長所需長度后，拉速不變，升高熔體溫度或熔體溫度不變，加快拉速，使晶體脫離熔體液面。INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長16硅片摻雜目的：使硅片具有一定電阻率 （比如： N/P型硅片 1-100 cm）分凝現(xiàn)象：由于雜質(zhì)在固體與液體中

9、的溶解度不一樣， 所以，雜質(zhì)在固-液界面兩邊材料中分布的濃度是不同 的，這就是所謂雜質(zhì)的分凝現(xiàn)象。分凝系數(shù): , Cs 和 Cl分別是固體和液體界面附近的平衡摻雜濃度 一般情況下k01，ke 1， 所以為了得到均勻的摻雜分布， 可以通過較高的拉晶速率和較低的旋轉(zhuǎn)速率。D: 熔液中摻雜的擴散系數(shù)INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長21直拉法生長單晶的特點直拉法生長單晶的特點優(yōu)點：所生長單晶的直徑較大成本相對較低; 通過熱場調(diào)整及晶轉(zhuǎn)，堝轉(zhuǎn)等工藝參數(shù)的優(yōu)化，可較好控制 電阻率徑向均勻性缺點：石英坩堝內(nèi)壁被熔硅硅侵蝕及石墨保溫加熱元件的影響，易 引入氧碳雜質(zhì)，不易

10、生長高電阻率單晶（含氧量通常10- 40ppm)INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長22二二、改進直拉生長法改進直拉生長法磁控直拉技術磁控直拉技術原理： 在直拉法(CZ法)單晶生長的基礎上對坩堝內(nèi)的熔體施加磁 場，由于半導體熔體是良導體，在磁場作用下受到與其運 動方向相反作用力，于是熔體的熱對流受到抑制。因而除 磁體外，主體設備如單晶爐等并無大的差別。優(yōu)點：減少溫度波動；減輕熔硅硅與坩堝作用；使擴散層厚度增大 降低了缺陷密度，氧的含量，提高了電阻分布的均勻性。 INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長23三、懸浮區(qū)熔法（flo

11、at-zone，F(xiàn)Z法）方法：方法： 依靠熔體表面張力，使熔區(qū)懸浮于多晶Si與下方長出 的單晶之間，通過熔區(qū)的移動而進行提純和生長單晶。INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長24懸浮區(qū)熔法（float-zone，F(xiàn)Z法）特點：可重復生長、提純單晶，單晶純度較CZ法高； 無需坩堝、石墨托，污染少； FZ單晶：高純、高阻、低氧、低碳；缺點: 單晶直徑不及CZ法 INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長25摻雜分布dxLSkAdxCdSed 0假設多晶硅棒上的雜質(zhì)摻雜濃度為C0（質(zhì)量濃度），d為硅的比重，S為熔融帶中雜質(zhì)的含量，那么當

12、熔融帶移動dx距離時，熔融帶中雜質(zhì)的濃度變化dS為： LxkeseekCC/0)1 (1 INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長26區(qū)熔提純利用分凝現(xiàn)象將物料局部熔化形成狹窄的熔區(qū)，并令其沿錠長從一端緩慢地移動到另一端，重復多次（多次區(qū)熔）使雜質(zhì)被集中在尾部或頭部，進而達到使中部材料被提純。一次區(qū)熔提純與直拉法后的雜質(zhì)濃度分布的比較（K=0.01）單就一次提純的效果而言，直拉法的去雜質(zhì)效果好 INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長27多次區(qū)熔提純INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長28襯底制

13、備 襯底制備包括： 整形、晶體定向、晶面標識、晶面加工INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長29整型兩端去除徑向研磨定位面研磨INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長30晶面定向與晶面標識由于晶體具有各向異性，不同的晶向，物理化學性質(zhì)都不一樣，必須按一定的晶向（或解理面）進行切割，如雙極器件：111面； MOS器件：100面。8 inch 以下硅片需要沿晶錠軸向磨出平邊來指示晶向和導電類型。1主參考面（主定位面，主標志面） 作為器件與晶體取向關系的參考； 作為機械設備自動加工定位的參考； 作為硅片裝架的接觸位置；2. 次參考面（

14、次定位面，次標志面） 識別晶向和導電類型 INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長318 inch 以下硅片8 inch 以上硅片INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長32切片、磨片、拋光切片、磨片、拋光1切片 將已整形、定向的單晶用切割的方法加工成符合一定要求的單晶薄片。切片基本決定了晶片的晶向、厚度、平行度、翹度，切片損耗占1/3。2.磨片目的： 去除刀痕與凹凸不平； 改善平整度； 使硅片厚度一致；磨料： 要求：其硬度大于硅片硬度。 種類：Al2O3、SiC、ZrO、SiO2、MgO等INFO130024.02集成電路工藝原

15、理第二章第二章 晶體生長晶體生長333.拋光目的：進一步消除表面缺陷，獲得高度平整、光潔及無 損層的“理想”表面。方法：機械拋光、化學拋光、化學機械拋光INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長34晶體缺陷晶體缺陷缺陷的含義缺陷的含義：晶體缺陷就是指實際晶體中與理想的點：晶體缺陷就是指實際晶體中與理想的點陣結構發(fā)生偏差的區(qū)域。陣結構發(fā)生偏差的區(qū)域。理想晶體理想晶體：格點嚴格按照空間點陣排列。：格點嚴格按照空間點陣排列。實際晶體實際晶體：存在著各種各樣的結構的不完整性。：存在著各種各樣的結構的不完整性。幾何形態(tài)幾何形態(tài)：點缺陷、線缺陷、面缺陷、體缺陷：點缺陷、線缺陷

16、、面缺陷、體缺陷INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長35點缺陷點缺陷缺陷尺寸處于原子大小的數(shù)量級上，即三維方向上缺陷的尺寸都很小。缺陷尺寸處于原子大小的數(shù)量級上，即三維方向上缺陷的尺寸都很小。INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長36線缺陷線缺陷指在一維方向上偏離理想晶體中的周期性、規(guī)則性排列所產(chǎn)生的缺陷，即缺指在一維方向上偏離理想晶體中的周期性、規(guī)則性排列所產(chǎn)生的缺陷，即缺陷尺寸在一維方向較長，另外二維方向上很短，分為刃型位錯和螺位錯。陷尺寸在一維方向較長，另外二維方向上很短，分為刃型位錯和螺位錯。刃型位錯刃型位錯:在某一

17、水平面以上多出了垂直方向的原子面，猶如插入的刀刃一樣，在某一水平面以上多出了垂直方向的原子面，猶如插入的刀刃一樣，沿刀刃方向的位錯為刃型位錯。沿刀刃方向的位錯為刃型位錯。INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長37螺位錯螺位錯:將規(guī)則排列的晶面剪開（但不完全剪斷），然后將剪開的部分其中一將規(guī)則排列的晶面剪開（但不完全剪斷），然后將剪開的部分其中一側(cè)上移半層，另一側(cè)下移半層，然后黏合起來，形成一個類似于樓梯側(cè)上移半層，另一側(cè)下移半層，然后黏合起來，形成一個類似于樓梯 拐角處拐角處的排列結構，則此時在的排列結構，則此時在“剪開線剪開線”終結處（這里已形成一條垂直紙面

18、的位錯終結處（這里已形成一條垂直紙面的位錯線）附近的原子面將發(fā)生畸變，這種原子不規(guī)則排列結構稱為一個螺位錯線）附近的原子面將發(fā)生畸變，這種原子不規(guī)則排列結構稱為一個螺位錯 INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長38面缺陷面缺陷二維方向上偏離理想晶體中的周期性、規(guī)則性排列而產(chǎn)生的缺陷，即缺陷尺寸在二維方向上偏離理想晶體中的周期性、規(guī)則性排列而產(chǎn)生的缺陷，即缺陷尺寸在二維方向上延伸，在第三維方向上很小。如孿晶二維方向上延伸，在第三維方向上很小。如孿晶、晶粒間界以及堆垛層錯。晶粒間界以及堆垛層錯。孿晶：是指兩個晶體（或一個晶體的兩部分）沿一個公共晶面（即特定取向關系）構成鏡面對稱的位向關系，這兩個晶體就稱為“孿晶”，此公共晶面就稱孿晶面。晶粒間界則是彼此沒有固定晶向關系的晶體之間的過渡區(qū)。 孿晶界晶粒間界INFO130024.02集成電路工藝原理第二章第二章 晶體生長晶體生長39堆垛層錯是指是晶體結構層正常的周期性重復堆垛順序