集成運(yùn)放參數(shù)測(cè)試儀電子大賽一等獎(jiǎng)

1、集成運(yùn)放參數(shù)測(cè)試儀2005年電子大賽一等獎(jiǎng)?wù)罕鞠到y(tǒng)參照片上系統(tǒng)的設(shè)計(jì)架構(gòu)、采用FPGA與SPCE061A相結(jié)合的方法，以SPCE061A單片機(jī)為進(jìn)程控制和任務(wù)調(diào)度核心；FPGA做為外圍擴(kuò)展，內(nèi)部自建系統(tǒng)總線，地址譯碼采用全譯碼方式。FPGA內(nèi)部建有DDS控制器，單片機(jī)通過(guò)系統(tǒng)總線向規(guī)定的存儲(chǔ)單元中送入正弦表；然后DDS控制器以設(shè)定的頻率，自動(dòng)循環(huán)掃描，生成高精度，高穩(wěn)定的5Hz基準(zhǔn)測(cè)量信號(hào)。掃頻信號(hào)通過(guò)對(duì)30MHz的FPGA系統(tǒng)時(shí)鐘進(jìn)行分頻和外部鎖相環(huán)（FPGA采用FLEX10K10無(wú)內(nèi)部鎖相環(huán)）倍頻，產(chǎn)生高頻率穩(wěn)定度、幅值穩(wěn)定度的掃頻信號(hào)。放大器參數(shù)測(cè)量參照GB3442-82標(biāo)準(zhǔn)，低頻信

2、號(hào)幅度的測(cè)量采取AD高速采樣，然后進(jìn)行數(shù)字處理的方法；高頻信號(hào)的幅度直接采用集成有效值轉(zhuǎn)換芯片測(cè)得。A/D轉(zhuǎn)換采用SPCE061A內(nèi)部自帶的10位AD。SPCE061A主要實(shí)現(xiàn)用戶接口界面（鍵盤掃描、液晶顯示、數(shù)據(jù)打印以及其他服務(wù)進(jìn)程的調(diào)度）、AD轉(zhuǎn)換以及測(cè)量參數(shù)（Vio Iio Kcmr Avd BWG Tr）計(jì)算、與上位機(jī)通信等方面的功能。上位機(jī)主要實(shí)現(xiàn)向下位機(jī)發(fā)送測(cè)量指令、與下位機(jī)交換測(cè)量數(shù)據(jù)、以及數(shù)據(jù)的存儲(chǔ)、回放、統(tǒng)計(jì)。 關(guān)鍵詞： 參數(shù)測(cè)量 運(yùn)算放大器 DDS FPGA SPCE061A 數(shù)字信號(hào)處理 一、方案比較設(shè)計(jì)與論證 （一）測(cè)量電路模塊

3、1、測(cè)試信號(hào)源部分 方案一：利用傳統(tǒng)的模擬分立元件或單片壓控函數(shù)發(fā)生器MAX038，可產(chǎn)生三角波、方波、正弦波，通過(guò)調(diào)整外圍元件可以改變輸出頻率、幅度，但采用模擬器件由于元件分散性太大，即使用單片函數(shù)發(fā)生器，參數(shù)也與外部元件有關(guān)，外接電阻電容對(duì)參數(shù)影響很大，因而產(chǎn)生的頻率穩(wěn)定度較差、精度低、抗干擾能力差、成本也較高。 方案二：采用鎖相式頻率合成方案。鎖相式頻率合成是將一個(gè)高穩(wěn)定度和高精度的標(biāo)準(zhǔn)頻率經(jīng)過(guò)運(yùn)算，產(chǎn)生同樣穩(wěn)定度和精確度的大量離散頻率的技術(shù)，他在一定程度上滿足了既要頻率穩(wěn)定精確，又要在大范圍內(nèi)變化的矛盾。但其波形幅度穩(wěn)定度較差，在低頻內(nèi)波形不理想。 方案三：采用DDS技術(shù)。DDS以Ny

4、quist時(shí)域采樣定理為基礎(chǔ)，在時(shí)域內(nèi)進(jìn)行頻率合成，其相位、幅度都可以實(shí)現(xiàn)程控，而且用FPGA來(lái)實(shí)現(xiàn)非常簡(jiǎn)單。 在這里我們只需要一個(gè)5Hz的單一穩(wěn)定頻率，要求其頻率，幅度穩(wěn)定。綜合考慮，我們采用方案三，實(shí)現(xiàn)了高精度，高穩(wěn)定度的5Hz測(cè)試信號(hào)源。 2、主測(cè)試電路方案一：將測(cè)試放大器參數(shù)的實(shí)現(xiàn)分成4個(gè)電路檢測(cè)。該方案實(shí)現(xiàn)各個(gè)參數(shù)的測(cè)量比較好，且有利于各個(gè)參數(shù)調(diào)試。但是對(duì)于要實(shí)現(xiàn)智能測(cè)試該方案較復(fù)雜，在電路中所用的繼電器太多，很容易引起電磁干擾，不利于系統(tǒng)的整體性能提高，且不能實(shí)現(xiàn)電路的智能測(cè)試。 方案二：采用一級(jí)運(yùn)放。該電路經(jīng)過(guò)仔細(xì)的分析會(huì)發(fā)現(xiàn)它設(shè)計(jì)的非常的巧妙調(diào)試也很方便，不會(huì)產(chǎn)生自激、飽和等情

5、況。缺點(diǎn)就是對(duì)與精度較高的運(yùn)算放大器該方案實(shí)現(xiàn)不了。 方案三：采用試題中所給的電路。這是一個(gè)二級(jí)的電路，測(cè)試精度非常的高。但在調(diào)試中我們發(fā)現(xiàn)它很容易出現(xiàn)自激，為了使整個(gè)電路保持穩(wěn)定，我們采取了一系列的穩(wěn)定措施，如采用雕刻機(jī)雕刻線路，并實(shí)現(xiàn)大面積的接地，輔助運(yùn)放加入補(bǔ)償矯正網(wǎng)絡(luò)等。 綜合上述，為了實(shí)現(xiàn)自動(dòng)測(cè)量，保證測(cè)試有更高的精度，采用方案三。 3、信號(hào)放大電路 方案一：采用普通的運(yùn)算放大器放大電路。運(yùn)算放大器放大電路成熟可靠，選用不同的運(yùn)算放大器，能夠?qū)Ω鞣N信號(hào)進(jìn)行很好放大。但其放大值固定，不能動(dòng)態(tài)調(diào)整，不便于處理大范圍變化信號(hào)。 方案二：采用程控可增益放大器。程控可增益放大器可用單片機(jī)方便的

6、進(jìn)行增益設(shè)定，十分有利于處理大動(dòng)態(tài)范圍信號(hào)。 由于測(cè)量信號(hào)動(dòng)態(tài)范圍大，要有效的采樣處理，就要求放大器增益可動(dòng)態(tài)調(diào)整，由此我們選用方案二，采用可編程增益放大器AD625和數(shù)字電位器AD737組成程控增益放大器，實(shí)現(xiàn)對(duì)測(cè)量信號(hào)的有效放大。 4、濾波電路 方案一：采用二階切比雪夫低通濾波器或二階巴特沃斯低通濾波器。切比雪夫 濾波器的幅度響應(yīng)在通帶內(nèi)是在兩值之間波動(dòng)，在通帶內(nèi)波動(dòng)的次數(shù)取決于濾波器的階數(shù)。理想的在靠近截止頻率的范圍內(nèi)比巴特沃斯有更接近矩形的頻率響應(yīng)。但這一點(diǎn)是一在頻帶內(nèi)允許波動(dòng)為代價(jià)的。巴特沃斯低通濾波器幅頻響應(yīng)是單調(diào)下降的，其N階低通濾波器的前（2N-1）階導(dǎo)數(shù)在頻率為零處始終為零，

7、故又稱為最大平坦幅度濾波器。 方案二：采用數(shù)字濾波。數(shù)字濾波有極大的靈活性，可以在不增加任何硬件成本的基礎(chǔ)上對(duì)信號(hào)進(jìn)行有效的濾波，而且可以實(shí)現(xiàn)模擬器件難以實(shí)現(xiàn)的高階濾波。但要進(jìn)行高效率的濾波，對(duì)AD采樣要求有較高的采樣速率和時(shí)實(shí)性，對(duì)單片機(jī)要求有較高的數(shù)據(jù)運(yùn)算速度。 方案三：采用模擬濾波器加數(shù)字濾波。先用模擬濾波器對(duì)信號(hào)進(jìn)行簡(jiǎn)單的濾波處理，然后AD采樣，進(jìn)行數(shù)字濾波。這樣既可以更加有效的對(duì)信號(hào)進(jìn)行濾波，使有效信號(hào)更為純凈，便于后級(jí)數(shù)據(jù)處理，又降低了對(duì)ADC及單片機(jī)的要求，使得利用SPCE061A可以較輕松的實(shí)現(xiàn) 在本題中，測(cè)量輸出有效信號(hào)同樣為5Hz，但伴有大量的高頻及較嚴(yán)重的50Hz工頻干擾

8、，為了保持通帶內(nèi)有效信號(hào)的平坦性及純凈，我們選用方案三，模擬用二階巴特沃斯低通濾波器，數(shù)字濾波采用有限沖擊響應(yīng)法設(shè)置了低通濾波器及50Hz陷波器。 （二）信號(hào)采集模塊 方案一：用AD736 RMS真有效值轉(zhuǎn)換芯片，AD736的響應(yīng)頻率在010KHZ，采用該器件只需將被測(cè)的信號(hào)加到它的輸入端上，就可以得到它的有效值，無(wú)需軟件處理，測(cè)試非常的方便。但是我們?cè)谡{(diào)試中現(xiàn)在AD736 在響應(yīng)低頻的時(shí)候不是很穩(wěn)定，這樣對(duì)整個(gè)系統(tǒng)會(huì)帶來(lái)不穩(wěn)定。因此我們沒(méi)有選用這個(gè)方案。 方案二：采用A/D轉(zhuǎn)換，將模擬信號(hào)數(shù)字化，然后進(jìn)行數(shù)據(jù)處理。 凌陽(yáng)16位單片機(jī)內(nèi)置有8路10位的A/D，運(yùn)用起來(lái)非常的方便。無(wú)需外圍的電路

9、，轉(zhuǎn)換精度也比較高，因此我們采用了方案二。 （三）用戶接口模塊 1、 顯示方案:方案一：采用LED或字符型LCD顯示。LED可以用移位寄存器74164或者專用芯片MAX7219驅(qū)動(dòng)，字符型LCD也可以才用74LS164通過(guò)同步串口驅(qū)動(dòng)。優(yōu)點(diǎn)是控制比較簡(jiǎn)單，而且串行顯示只占用很少的I/O口。但也有一個(gè)很大的缺點(diǎn)，只能顯示一些簡(jiǎn)單的ASCII碼字符，顯示的信息量十分的有限，對(duì)于本系統(tǒng)較復(fù)雜的功能不太適合。 方案二：采用點(diǎn)陣型LCD顯示。點(diǎn)陣型LCD雖然占用的I/O口資源較多，控制也較復(fù)雜，但其功能卻是強(qiáng)大的，顯示信息量大，可以保證良好的用戶模式。且我們?cè)谙到y(tǒng)中用FPGA設(shè)計(jì)的總線方式，擴(kuò)展了I/O

10、資源，就無(wú)須考慮I/O資源的限制了。 經(jīng)過(guò)綜合考慮我們選擇方案二，不需要很復(fù)雜的電路就可以實(shí)現(xiàn)并擴(kuò)展非常強(qiáng)大的顯示功能。 2、 鍵盤輸入方案:方案一：采用7289芯片與鍵盤相結(jié)合，鍵盤的整個(gè)控制只需4條控制線。程序的編寫也比較簡(jiǎn)單且容易同LED顯示接口。 方案二：不使用任何專用芯片，用一塊74LS138譯碼輸出8路掃描信號(hào)，3路掃描返回信號(hào)線接I/O口輸入（我們?cè)O(shè)計(jì)的是3*8的鍵盤）。這種設(shè)計(jì)方案電路設(shè)計(jì)非常的簡(jiǎn)單，但是軟件的編寫要考慮軟件去抖等，會(huì)比較復(fù)雜而且占用大量的CPU資源。 方案三：在FPGA內(nèi)部構(gòu)造一鍵盤掃描控制器，專門用以處理按鍵信息，并進(jìn)行初步的處理（如鍵盤去抖），通過(guò)中斷把鍵

11、值發(fā)送給單片機(jī)。由于我們?cè)贔PGA內(nèi)部已經(jīng)建立了系統(tǒng)總線，擴(kuò)展鍵盤非常簡(jiǎn)單。而且采用此方法外部硬件電路的設(shè)計(jì)也非常簡(jiǎn)單。 比較三者的優(yōu)缺點(diǎn)我們選擇了方案三，這樣充分利用CPLD的功能硬件與軟件設(shè)計(jì)都比較簡(jiǎn)單。 二、整機(jī)工作原理與功能實(shí)現(xiàn)  圖2-1-1 系統(tǒng)整體結(jié)構(gòu)示意圖  系統(tǒng)電路原理圖如圖5-3-1所示。通過(guò)繼電器的切換實(shí)現(xiàn)四個(gè)基本參數(shù)和大量程的轉(zhuǎn)換。測(cè)量開環(huán)放大倍數(shù)和共模抑制比的基準(zhǔn)信號(hào)采用DDS合成技術(shù)產(chǎn)生（DDS合成控制器通過(guò)硬件編程在FPGA內(nèi)部生成）。信號(hào)的幅值通過(guò)精密整流后的響應(yīng)信號(hào)高速采樣，再經(jīng)過(guò)數(shù)字信號(hào)處理的方法獲得。采樣信號(hào)的幅值測(cè)量采用等精度測(cè)量方法

12、，通過(guò)程控放大器將采樣信號(hào)的幅度控制在1-3.3V之間，這樣可以使小信號(hào)測(cè)量時(shí)有效位數(shù)增多，又克服了測(cè)量大信號(hào)量程不足的限制。-3dB帶寬的測(cè)量，通過(guò)FPGA與外部鎖相環(huán)對(duì)30MHz信號(hào)進(jìn)行分頻與倍頻，產(chǎn)生高精確度的掃頻信號(hào)，然后通過(guò)隔直電容加到被測(cè)放大器的同相輸入端（放大器通過(guò)繼電器切換接成單位增益組態(tài)），放大器的輸出信號(hào)通過(guò)隔直電容加到有效值轉(zhuǎn)換芯片的輸入端。掃頻信號(hào)從40kHz開始逐漸增大，同時(shí)通過(guò)AD檢測(cè)有效值轉(zhuǎn)換芯片的輸出電壓，當(dāng)輸出電壓下降到原來(lái)的0.707倍時(shí)記下此時(shí)的頻率值既是-3dB帶寬截止頻率。上升時(shí)間的測(cè)量，單片機(jī)向某一特定地址中寫入任意值,啟動(dòng)上升時(shí)間測(cè)量功能。接著FP

13、GA輸出一階躍信號(hào)給被測(cè)放大器(被測(cè)放大器也接成單位增益組態(tài)),同時(shí)啟動(dòng)高速計(jì)數(shù)，放大器的輸出信號(hào)送給一比較電平設(shè)為0.9Vdd的高速比較器,當(dāng)放大器輸出端的信號(hào)增大到0.9Vdd時(shí)比較器輸出高電平,FPGA內(nèi)部計(jì)數(shù)器停止計(jì)數(shù)。如圖2-1-2根據(jù)此計(jì)數(shù)值和計(jì)數(shù)時(shí)鐘的頻率便可以得到上升時(shí)間。              圖2-2-1無(wú)操作系統(tǒng)與有操作系統(tǒng)的區(qū)別設(shè)計(jì)到很多的硬件、軟件及其混合的設(shè)計(jì)。采用操作系統(tǒng)的架構(gòu)來(lái)組織，將非常有利于我們小組各個(gè)成員之間的協(xié)作開發(fā)。有的

14、人專注于服務(wù)進(jìn)程以及用戶界面和數(shù)據(jù)處理，有人專注于FPGA系統(tǒng)總線和外圍器件以及底層驅(qū)動(dòng)程序的設(shè)計(jì)。Mini OS是一款擁有可裁剪、多任務(wù)的占先式內(nèi)核的操作系統(tǒng)。它的任務(wù)調(diào)用及中斷時(shí)間是可知道的，因此，采用Mini OS操作系統(tǒng)將大幅改善軟件設(shè)計(jì)的環(huán)境，提高軟件設(shè)計(jì)的規(guī)范。且該系統(tǒng)的底層模塊完全采用匯編語(yǔ)言編寫，然后采用操作系統(tǒng)調(diào)度的方法，很大程度上提高了系統(tǒng)的實(shí)時(shí)性和執(zhí)行效率。如圖2-2-2圖2-2-2 Mini OS 各進(jìn)程示意圖（三）其他系統(tǒng)擴(kuò)展1、語(yǔ)音播報(bào)方案 為了豐富人機(jī)的接口我們?cè)黾恿苏Z(yǔ)音的播報(bào)利用 凌陽(yáng)SPCE061位單片機(jī)的語(yǔ)音處理功能。只須調(diào)用庫(kù)函數(shù)即可以實(shí)現(xiàn)音頻編程或自己錄

15、制語(yǔ)音資源就可以實(shí)現(xiàn)語(yǔ)音播放以及語(yǔ)音報(bào)警功能。2、打印功能為了能夠?qū)y(cè)量數(shù)據(jù)打印出來(lái)，我們采用了TL58打印機(jī)，該打印機(jī)小型、輕便、我們使用并口打印，控制也非常的方便。它帶國(guó)家一、二級(jí)字庫(kù)，可以滿足一般打印的需求。3、串口通信功能    為了適應(yīng)網(wǎng)絡(luò)化的趨勢(shì)，為了能夠進(jìn)行大批量的數(shù)據(jù)統(tǒng)計(jì)與分析我們?cè)O(shè)計(jì)了此與上位機(jī)進(jìn)行通訊的串行數(shù)據(jù)接口。我們可以通過(guò)此串行接口，將一批運(yùn)放的測(cè)量參數(shù)上傳到上位機(jī)，然后進(jìn)行統(tǒng)計(jì)分析，對(duì)這一批運(yùn)放的性能參數(shù)給出有效的估計(jì)。這在實(shí)際的科研、生產(chǎn)中比只測(cè)量一兩個(gè)放大器的參數(shù)具有更大的意義。我們還可以通過(guò)上位機(jī)控制下位機(jī)測(cè)量相應(yīng)的參數(shù)，并在顯示

16、屏上顯示下位機(jī)無(wú)法顯示的參數(shù)（如波特圖、對(duì)正弦信號(hào)相應(yīng)的頻譜）具有虛擬儀器的功能。三、各子模塊的設(shè)計(jì)（一）輸入電壓440mV、輸入電流04mA量程轉(zhuǎn)換：    量程轉(zhuǎn)換通過(guò)繼電器和程控放大器相結(jié)合實(shí)現(xiàn)。繼電器切換大量程；程控放大器切換小量程，最終將信號(hào)的幅度控制在1-3.3V之間，這樣既可以使小信號(hào)測(cè)量時(shí)有效位數(shù)增多，又克服了測(cè)量大信號(hào)量程不足的限制；保證了測(cè)量的精度和范圍，實(shí)現(xiàn)等精度測(cè)量。圖3-3-1   DDS外圍電路（四）單位增益帶寬測(cè)試：在該功能中需要40KHZ-4MHZ的掃頻信號(hào)，我們通過(guò)FPGA和外部鎖相環(huán)對(duì)30MHz的系統(tǒng)時(shí)鐘進(jìn)行

17、程控分頻和倍頻生成，從而使產(chǎn)生的頻率可以進(jìn)行數(shù)字控制，而且極其穩(wěn)定。為了測(cè)試放大器的截止頻率，我們需要檢測(cè)單位增益組態(tài)的放大器對(duì)掃頻信號(hào)的響應(yīng)情況。對(duì)于如此高頻的信號(hào)我們不能采用A/D采樣方法處理了，而是采用RMS真有效值轉(zhuǎn)換的芯片，進(jìn)過(guò)實(shí)驗(yàn)的測(cè)試我們最終選用AD637芯片。它的標(biāo)定響應(yīng)頻率為6MHZ。我們對(duì)其進(jìn)行了檢測(cè)，該芯片完全符合我們的需求。圖3-1-1 程控放大器原理圖（自動(dòng)量程轉(zhuǎn)換）（二）靜態(tài)參數(shù)與動(dòng)態(tài)參數(shù)的測(cè)量：靜態(tài)參數(shù)與動(dòng)態(tài)參數(shù)的測(cè)量具有完全不同的特點(diǎn)，靜態(tài)參數(shù)測(cè)量電路要考慮靜態(tài)誤差，系統(tǒng)穩(wěn)定度等。動(dòng)態(tài)參數(shù)測(cè)量電路要考慮電磁干擾以及高頻信號(hào)的衰減補(bǔ)償?shù)?。兩個(gè)電路有著完全不同的設(shè)計(jì)

18、方法和技術(shù)指標(biāo)要求。我們?cè)谠O(shè)計(jì)中采用兩個(gè)電路分開設(shè)計(jì)的方法，在最后通過(guò)一個(gè)繼電器實(shí)現(xiàn)兩個(gè)電路的切換。（三）5Hz 4V有效值正弦波的實(shí)現(xiàn)：5HZ 4V信號(hào)在電路中要多次用到，對(duì)該信號(hào)的穩(wěn)定度有較高的要求，該信號(hào)的好壞直接關(guān)系到測(cè)量的精度。我們采用先進(jìn)的DDS直接數(shù)字頻率合成技術(shù)，產(chǎn)生高幅值穩(wěn)定度和頻率穩(wěn)定度的信號(hào)。外圍電路如圖3-3-1所示：圖3-4-1鎖相環(huán)外圍及接口電路圖3-4-2 BWG測(cè)量電路（五）自動(dòng)測(cè)量功能的實(shí)現(xiàn)：我們采用了兩大組繼電器來(lái)控制電路狀態(tài)，實(shí)現(xiàn)參數(shù)的自動(dòng)測(cè)量。第一組為主測(cè)量電路部分，采用6個(gè)繼電器實(shí)現(xiàn)四個(gè)基本參數(shù)的測(cè)量。由于測(cè)量BWG和Tr需要采用完全不同的電路，我們又

19、加入兩個(gè)繼電器，很方便的實(shí)現(xiàn)兩個(gè)電路的切換。示意圖如圖3-5-1：（六）顯示模塊：    液晶顯示采用金鵬的OCM4X8C型液晶顯示模塊，該模塊是128×64點(diǎn)陣的漢字圖形型液晶顯示模塊，可顯示漢字及圖形，內(nèi)置國(guó)標(biāo)GB2312碼簡(jiǎn)體中文字庫(kù)（16X16點(diǎn)陣）、128個(gè)字符（8X16點(diǎn)陣）及64X256點(diǎn)陣顯示RAM（GDRAM）?？膳cCPU直接接口，提供兩種界面來(lái)連接微處理機(jī)：8-位并行及串行兩種連接方式。具有多種功能：光標(biāo)顯示、畫面移位、睡眠模式等。（七）鍵盤模塊:原理如圖3-7-1所示。鍵盤通過(guò)FPGA進(jìn)行管理，當(dāng)有鍵按下時(shí)，觸發(fā)中斷；去抖后將數(shù)據(jù)發(fā)

20、送給單片機(jī),單片機(jī)主服務(wù)進(jìn)程接受按鍵值，然后根據(jù)按鍵值調(diào)度相應(yīng)的進(jìn)程。圖3-7-1 鍵盤電路原理圖圖3-7-2 鍵盤服務(wù)進(jìn)程調(diào)度示意圖（八）、UART-PC機(jī)通訊:串口是計(jì)算機(jī)與外部設(shè)備進(jìn)行數(shù)據(jù)交換的重要介質(zhì)，所以串行通信在實(shí)際工程實(shí)現(xiàn)中有著廣泛的應(yīng)用。而Microsoft公司的VC+6.0功能強(qiáng)大，其基礎(chǔ)類庫(kù)（MFC）封裝了WIN32 API中的標(biāo)準(zhǔn)通信函數(shù)，可方便的支持串口通信。在放大器參數(shù)測(cè)試儀的設(shè)計(jì)中，能夠很方便地將放大器的各個(gè)參數(shù)數(shù)據(jù)顯示并存儲(chǔ)。我們運(yùn)用了串口進(jìn)行了下位機(jī)（單片機(jī)）與上位機(jī)（PC機(jī)）的通信。如圖3-8-1上位機(jī)接收數(shù)據(jù)，顯示數(shù)據(jù)界面。圖3-8-1上位機(jī)界面二者通過(guò)RS

21、-232串行口接收或上傳數(shù)據(jù)和指令。傳輸介質(zhì)為二芯屏蔽電纜，接線圖如下圖3-8-2所示：圖3-8-2  RS-232串行口接線圖RS-232信號(hào)的電平和單片機(jī)串口的電平不一致，必須進(jìn)行二者之間的電平轉(zhuǎn)換。在此使用的集成電平轉(zhuǎn)換芯片MAX232為RS-232C/TTL電平轉(zhuǎn)換芯片。它只使用單+5V為其工作，配接4個(gè)1UF電解電容即可完成RS-232電平與TTL電平之間的轉(zhuǎn)換。其原理圖如下圖所示，轉(zhuǎn)換完畢的串口信號(hào)TXD、RXD直接和單片機(jī)SPCE061A相連接。圖3-8-3  MAX232外圍原理圖四、理論計(jì)算及分析圖4-1-1   主測(cè)量電路原理圖（一）

22、開環(huán)放大倍數(shù)的測(cè)量如圖4-1-2繼電器狀態(tài)：K1,K2接地，K3,K4接通，K5接地，K6接信號(hào)輸入端。整個(gè)電路構(gòu)成一個(gè)大的環(huán)路負(fù)反饋，信號(hào)從R7端輸入，根據(jù)虛短虛斷的概念，因?yàn)镽7上端與放大器的同相端相聯(lián)，為地電位；所以節(jié)點(diǎn)OUT1的電位為：   ( ) 又：          ( 為放大器U2的輸出電壓)得：              

23、0;       所以：圖4-1-2 開環(huán)放大倍數(shù)測(cè)量原理圖（二）輸入失調(diào)電壓的測(cè)量繼電器狀態(tài)：K1,K2接地，K3,K4接通，K5，K6接地。如圖 4-2-1K6接地，放大器U1的輸出與放大器U2的同相端通過(guò)一電阻分壓網(wǎng)絡(luò)相連，而放大器U2的反相端接地。所以：根據(jù)輸入失調(diào)電壓的定義：                   ( )  

24、60;  圖4-2-1 輸入失調(diào)電壓測(cè)試原理圖(三)輸入失調(diào)電流的測(cè)量繼電器狀態(tài)：K1,K2接地，K3,K4斷開，K5，K6接地。如圖4-3-1與上面相同有 ，所以有：                                   &

25、#160;    圖4-3-1 輸入失調(diào)電流測(cè)試原理圖(四)共模抑制比的測(cè)量繼電器狀態(tài)：K1、K2接信號(hào)端，K3、K4閉合。K5,K6接地。如圖4-4-1 運(yùn)放應(yīng)對(duì)共模信號(hào)有很強(qiáng)的抑制能力。表征這種能力的參數(shù)叫共模抑制比，用kCMR表示。它定義為差模電壓增益AvD和共模電壓增益Avc之比，即kCMR=AvD/Avc。測(cè)試原理如圖35.5所示。由于RF>>RI，該閉環(huán)電路對(duì)差模信號(hào)的增益AvD= RF/RI。共模信號(hào)的增益AvC= （VO/VS)。因此，只要從電路上測(cè)出VO和VS，即可求出共模抑制比    

26、0;   KCMR=AvD/Avc= （RF/RI）o（VS/VO）KCMR的大小往往與頻率有關(guān)，同時(shí)也與輸入信號(hào)大小和波形有關(guān)。測(cè)量的頻率不宜太高，信號(hào)不宜太大。圖4-4-1 共模抑制比測(cè)量原理圖(五) -3dB帶寬F0繼電器狀態(tài)：K7斷開，K4閉合，K2接信號(hào)端；被測(cè)放大器構(gòu)成單位增益狀態(tài)。K9接OUT1將單位增益狀態(tài)的放大器信號(hào)輸出。-3dB帶寬的測(cè)量，通過(guò)FPGA與外部鎖相環(huán)對(duì)30MHz信號(hào)進(jìn)行程控分頻與倍頻，產(chǎn)生高精確度的掃頻信號(hào)，然后通過(guò)隔直電容加到被測(cè)放大器的同相輸入端（放大器通過(guò)繼電器切換接成單位增益組態(tài)），放大器的輸出信號(hào)通過(guò)隔直電容加到有效值轉(zhuǎn)換芯片的輸

27、入端。掃頻信號(hào)從40kHz開始逐漸增大，同時(shí)通過(guò)AD檢測(cè)有效值轉(zhuǎn)換芯片的輸出電壓，當(dāng)輸出電壓下降到原來(lái)的0.707倍時(shí)記下此時(shí)的頻率值既是-3dB帶寬截止頻率。(六)轉(zhuǎn)換速率(SR)和上升時(shí)間的測(cè)量脈沖響應(yīng)時(shí)間包括上升時(shí)間，下降時(shí)間、延遲時(shí)間、和脈動(dòng)時(shí)間等。測(cè)試電路仍然采用以上電路，繼電器狀態(tài)K7斷開，K4閉合，K2接信號(hào)端；被測(cè)放大器構(gòu)成單位增益狀態(tài)。K9接OUT1將單位增益狀態(tài)的放大器信號(hào)輸出。讀取響應(yīng)時(shí)間方法如下圖所示。其中tr為上升時(shí)間，tf為下降時(shí)間，td(r)為上升延遲時(shí)間，td(f)為下降延遲時(shí)間。在單片機(jī)的控制下，F(xiàn)PGA發(fā)出一階躍信號(hào)，同時(shí)觸發(fā)高速計(jì)數(shù)，通過(guò)一高速比較器檢測(cè)放

28、大器的輸出狀態(tài)，當(dāng)上升到0.9Vdd時(shí)鎖存計(jì)數(shù)值，同時(shí)觸發(fā)中斷，將計(jì)數(shù)值送給單片機(jī)。單片機(jī)根據(jù)此計(jì)數(shù)值和計(jì)數(shù)頻率便可以計(jì)算出上升時(shí)間。圖4-6-1  Tr示意圖五、電路圖及有關(guān)設(shè)計(jì)文件（一）電源電路：為了保證足夠的電源供應(yīng)，我們制作了一個(gè)有±5V、±12V、±15V、030V可調(diào)的電壓源。 圖5-1-1、圖5-1-2是原理圖圖5-1-1  電源電路 圖5-1-2 電源電路（二）單片機(jī)、FPGA系統(tǒng)板電路：圖5-2-1 單片機(jī)、FPGA系統(tǒng)圖SPCE061A單片機(jī)與FPGA為基本系統(tǒng)。數(shù)控部分采用SPCE061A同F(xiàn)PGA相結(jié)合，61單

29、片機(jī)內(nèi)置有32K Flash 存儲(chǔ)和2K的RAM、8通道的10位A/D、10位D/A。我們用VHDL為FPGA編寫了一個(gè)的總線控制器擴(kuò)展SPCE061A的I/O端口。（三）測(cè)量電路圖5-3-1   測(cè)量電路原理圖（四）精密整流電路Vo1=0     (Vi )Vo1=-Vi   (Vi> 0)           (1)運(yùn)放二構(gòu)成反相加法器，其輸入為Vi和Vo1,所以有Vo=-Vi-2Vo1 

30、0;                （2）將其帶入式(1)中有：Vo1=-Vi    (Vi )Vo1=+Vi    (Vi >0) 圖5-4-1 精密整流電路原理圖（五）低通濾波電路    我們?cè)谶@里設(shè)計(jì)了個(gè) =30Hz 的有源低通濾波電路。并通過(guò)繼電器控制它的通斷，我們把 設(shè)計(jì)在30HZ主要是保護(hù)5HZ的信號(hào)不被衰減，也可以讓50HZ及以上的干擾信

31、號(hào)進(jìn)行衰減。圖2-2-6這些電路我們都是用Muilisim2001 軟件進(jìn)行嚴(yán)格的仿真及論證。在15ZH信號(hào)是960mV ,50Hz的信號(hào)是187mV（輸入的交流信號(hào)在1V）圖5-5-1  低通濾波原理圖圖5-5-2  5HZ低通濾波電路仿真圖六 、系統(tǒng)測(cè)試測(cè)量環(huán)境 ： 24 日    期 ： 2005年9月10日測(cè)試儀器 ： 電源：WD990示波器 TDS2012信號(hào)發(fā)生器 GFG-8255A數(shù)字萬(wàn)用表 FLUKE175失真度測(cè)量?jī)x ZQ4126交流毫伏表 HG2170      PC P41

32、.7G 128M內(nèi)存仿真器：SPCE061A PROBE；EL EDA測(cè)試數(shù)據(jù):表 6-1測(cè)試數(shù)據(jù)集成運(yùn)算放大器參數(shù)測(cè)試數(shù)據(jù)一覽表 測(cè)試參數(shù) 測(cè)試器件 輸入失調(diào)電壓 mV輸入失調(diào)電流 nA共模抑制比 dB開環(huán)放大倍數(shù) dB單位增益帶寬積 MHz上升時(shí)間 usLM741C測(cè)試值 1.51418.45188921.1540.265典型值 220901061.00.3最大值 6 20070(MIN)86(MIN)1.2-UA741測(cè)試值 2.41422.456891030.8870.278典型值 120901060.70.3最大值 53070(MIN)-1.0-OP07測(cè)試值 0.0741.2871201070.5541.211典型值 0.0300.41261060.6最大值 0.0752.8110(MIN)-0.4-LM356測(cè)