EDA實驗二4選1多路選擇器設(shè)計實驗_第1頁
EDA實驗二4選1多路選擇器設(shè)計實驗_第2頁
EDA實驗二4選1多路選擇器設(shè)計實驗_第3頁
EDA實驗二4選1多路選擇器設(shè)計實驗_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、EDA實驗二4選1多路選擇器設(shè)計實驗一、實驗?zāi)康倪M(jìn)一步熟悉QuartusII的VHDL文本設(shè)計流程、組合電路的設(shè)計仿真和測試。二、實驗內(nèi)容實驗內(nèi)容一：根據(jù)以下流程，利用QuartusII完成四選一多路選擇器的文本編輯輸入和仿真測試等步驟，給出仿真波形。實驗內(nèi)容二：在試驗系統(tǒng)上硬件測試，驗證此設(shè)計的功能。對于引腳鎖定以及硬件下載測試。輸出信號接蜂鳴器。最后進(jìn)行編譯、下載和硬件測試實驗(通過選擇鍵1、鍵2,控制S0,S1,可使蜂鳴器輸出不同音調(diào))。實驗內(nèi)容三：對VHDL不同描述方式的四選一多路選擇器進(jìn)行硬件實驗，比較他們的特性。三、程序設(shè)計LIBRARYIEEE;USEIEEE.STD_LOGIC

2、_1164.ALL;ENTITYmux41aISPORT(a,b,c,d,s0,s1:INSTD_LOGIC;輸入信號y:OUTSTD_LOGIC);輸出信號ENDENTITYmux41a;ARCHITECTUREoneOFmux41aISSIGNALS:STD_LOGIC_VECTOR(1DOWNTO0);BEGINSyyyyNULL;-其它情況為空值ENDCASE;-CASE旬結(jié)束ENDPROCESS;-PROCESS程語句結(jié)束ENDARCHITECTUREone;四、程序分析程序分析：四選一多路選擇器設(shè)計時，定義輸入S為標(biāo)準(zhǔn)以內(nèi)漏記為STD_LOGIC,輸出的信號y的數(shù)據(jù)類型定義為2位標(biāo)準(zhǔn)邏輯矢量位STD_LOGIC_VECTOR(1DOWNTO0).使用LIBRATY語句和USE語句，來打開IEEE庫的程序包STD_LOGIC_1164.ALL。當(dāng)輸入信號時，程序按照輸入的指令來選擇輸出，例如輸入信號為“00”時，將a的值給y,進(jìn)而輸出y的值，輸入信號為“11”是，將a的值給y,進(jìn)而輸出y的值。若輸入信號是已經(jīng)定義的四個信號之外的值時(即當(dāng)IF條件語句不滿足時)，輸出值為x,并將x的值給輸出信號zo這樣即可實現(xiàn)四選一數(shù)據(jù)選擇的功能。五、波形仿真Simul&tianmodfr：FMeLion疝分析：從上圖時序仿真可以看出:s1s2=“00”時，輸出Y=a；s1s

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論