汽車尾燈課程設(shè)計(jì)++VHDL++EDA

1、目錄1. 引言 11.1 設(shè)計(jì)的目的 11.2 設(shè)計(jì)的基本內(nèi)容 11.3 EDA 的介紹 11.3.1 EDA 技術(shù)的概念 11.3.2 EDA 技術(shù)的特點(diǎn) 21.3.3 EDA 設(shè)計(jì)流程 21.4 硬件描述語(yǔ)言 VHD)L 21.4.1 VHDL 的介紹 21.4.2 VHDL 語(yǔ)言的特點(diǎn) 32. 總體設(shè)計(jì) 42.1 需求分析 42.2 汽車尾燈控制器的工作原理 42.3 汽車運(yùn)行狀態(tài)表和總體框圖 53. 詳細(xì)設(shè)計(jì) 63.1 各組成模塊 63.2 時(shí)鐘分頻模塊 63.3 汽車尾燈主控模塊 63.4 左邊燈控制模塊 73.5 右邊燈控制模塊 94. 系統(tǒng)仿真與調(diào)試 104.1 分頻模塊仿真及分

2、析 104.2 汽車尾燈主控模塊仿真及分析 104.3 左邊燈控制模塊仿真及分析 114.4 右邊燈控制模塊仿真及分析 114.5 整個(gè)系統(tǒng)仿真及分析 124.6 總體設(shè)計(jì)電路圖 12 總結(jié) 13 參考文獻(xiàn) 141. 引 言隨著社會(huì)的發(fā)展，科學(xué)技術(shù)也在不斷的進(jìn)步， 狀態(tài)機(jī)的應(yīng)用越來(lái)越廣泛?，F(xiàn)代交 通越來(lái)越擁擠，安全問(wèn)題日益突出，在這種情況下汽車尾燈控制器的設(shè)計(jì)成為解 決交通安全問(wèn)題一種好的途徑。在本課程設(shè)計(jì)根據(jù)狀態(tài)機(jī)原理1 實(shí)現(xiàn)了汽車尾燈常用控制。1.1 設(shè)計(jì)的目的本次設(shè)計(jì)的目的就是通過(guò)實(shí)踐深入理解計(jì)算機(jī)組成原理，了解EDA技術(shù)并掌握VHDL硬件描述語(yǔ)言的設(shè)計(jì)方法和思想。以計(jì)算機(jī)組成原理為指導(dǎo)

3、，通過(guò)學(xué)習(xí) 的VHDL語(yǔ)言結(jié)合電子電路的設(shè)計(jì)知識(shí)理論聯(lián)系實(shí)際，掌握所學(xué)的課程知識(shí)和基本 單元電路的綜合設(shè)計(jì)應(yīng)用。通過(guò)對(duì)實(shí)用汽車尾燈控制器 3的設(shè)計(jì)，鞏固和綜合運(yùn) 用所學(xué)知識(shí)，提高 IC 設(shè)計(jì)能力，提高分析、解決計(jì)算機(jī)技術(shù)實(shí)際問(wèn)題的獨(dú)立工作 能力。1.2 設(shè)計(jì)的基本內(nèi)容根據(jù)計(jì)算機(jī)中狀態(tài)機(jī)原理，利用 VHDL設(shè)計(jì)汽車尾燈控制器的各個(gè)模塊，并使 用 EDA 工具對(duì)各模塊進(jìn)行仿真驗(yàn)證。汽車尾燈控制器的設(shè)計(jì)分為 4 個(gè)模塊：時(shí)鐘 分頻模塊、汽車尾燈主控模塊，左邊燈控制模塊和右邊燈控制模塊。把各個(gè)模塊 整合后就形成了汽車尾燈控制器。通過(guò)輸入系統(tǒng)時(shí)鐘信號(hào)和相關(guān)的汽車控制信 號(hào)，汽車尾燈將正確顯示當(dāng)前汽車的控

4、制狀態(tài)。1.3EDA的介紹1.3.1EDA 技術(shù)的概念EDA是電子設(shè)計(jì)自動(dòng)化vElectronic Design Automation）的縮寫，在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)CAD、計(jì)算機(jī)輔助制造CAM、計(jì)算機(jī)輔助測(cè)試 CAT和計(jì)算機(jī)輔助項(xiàng)目CAE的概念發(fā)展而來(lái)的。EDA技術(shù)就是以計(jì)算機(jī)為工 具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言 HDL完成設(shè)計(jì)文件，然后由計(jì)算 機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì) 于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。1.3.2EDA 技術(shù)的特點(diǎn)利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)特點(diǎn)：用軟件的方式設(shè)計(jì)硬

5、件；用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動(dòng)完 成的； 設(shè)計(jì)過(guò)程中可用有關(guān)軟件進(jìn)行各種仿真；系統(tǒng)可現(xiàn)場(chǎng)編程，在線升級(jí)； 整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小、功耗低、可靠性高。因此， EDA 技術(shù)是現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢(shì)。1.3.3EDA 設(shè)計(jì)流程典型的EDA設(shè)計(jì)流程如下：1、文本/原理圖編輯與修改。首先利用 EDA工具的文本或圖形編輯器將設(shè)計(jì) 者 的 設(shè) 計(jì) 意 圖 用 文 本 或 圖 形 方 式 表 達(dá) 出 來(lái) 。2、編譯。完成設(shè)計(jì)描述后即可通過(guò)編譯器進(jìn)行排錯(cuò)編譯，變成特定的文本格式 ， 為 下 一 步 的 綜 合 做 準(zhǔn) 備。3、綜合。將軟件設(shè)計(jì)與硬件的可實(shí)現(xiàn)性掛鉤，是將

6、軟件轉(zhuǎn)化為硬件電路的 關(guān)鍵步驟。4、行為仿真和功能仿真。利用產(chǎn)生的網(wǎng)表文件進(jìn)行功能仿真，以便了解設(shè)計(jì) 描 述 與 設(shè) 計(jì) 意 圖 的 一 致 性 。5、適配。利用FPGA/CPL布局布線適配器將綜合后的網(wǎng)表文件針對(duì)某一具體 的目標(biāo)器件進(jìn)行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、 布局布線。適配報(bào)告指明了芯片內(nèi)資源的分配與利用、引腳鎖定、設(shè)計(jì)的布爾方 程描述情況。6、功能仿真和時(shí)序仿真。7、下載。如果以上的所有過(guò)程都沒(méi)有發(fā)現(xiàn)問(wèn)題，就可以將適配器產(chǎn)生的下 載文件通過(guò)FPGA/CPL下載電纜載入目標(biāo)芯片中。8 、 硬件仿真與測(cè)試。1.4 硬件描述語(yǔ)言 。BEGINPROCESS(CL

7、KBEGINIF CLKEVENT AND CLK = 1THENCOUNT = COUNT + 1。END IF。END PROCESSoCP oEND ART o3.3汽車尾燈主控模塊汽車尾燈主控模塊工作框圖如圖3.3所示CTRLLEFTLPRIGHTRPLRBRAKE圖3.3主控模塊工作框圖汽車尾燈主控模塊由VHDL程序來(lái)實(shí)現(xiàn)，下面是其中的一段 VHDL弋碼:ARCHITECTURE ART OF CTRL ISBEGINNIGHT_LED=NIGHT。BRAKE_LEDVARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0。BEGINTEMP:=LEFT &

8、 RIGHT oCASE TEMP ISWHEN 00 =LP=0 oRP=0oLRLP=0 oRP=1oLRLP=1 oRP=0oLRLP=0。RP=0。LR=1。END CASE。END PROCESSoEND ART o3.4左邊燈控制模塊左邊燈控制模塊的工作框圖如圖3.4所示。LC圖3.4左邊左邊燈控制模塊由VHDL程序ARCHITECTURE ART Of LCIBEGIN燈控制模塊的工作框圖CLK書來(lái)實(shí)現(xiàn)，下面是其IRLEDBBRRAKENIGHTLEDNVHDL弋碼:LEDB=BRAKE o LLEDNBEGINIF CLKEVENT AND CLK = 1 THENIF(LR

9、=0THENIF(LP = 0THENLEDL=0。ELSELEDL=1。END IF。ELSELEDL =0。END IF。END IF。END PROCESSoEND ART o3.5右邊燈控制模塊右邊燈控制模塊的工作框圖如圖3.5所示RC右邊燈控制模塊由ARCHITECTURE-ART ORRRCBEGINCLK圖3.5右邊燈控制模塊的 vrpdl程序來(lái)實(shí)現(xiàn),下面是其中的一段LRLEDB!IS:LEDN工作框圖VHDL代 碼:NIGHTLEDB=BRAKELEDNBEGINIF CLKEVENT AND CLK = 1 THENIF(LR = 0THENIF(RP = 0THENLEDR

10、 =0。ELSELEDR = 1。END IF。ELSELEDR =0。END IF。END IF。END PROCESS。END ART。4. 系統(tǒng)仿真與調(diào)試4.1分頻模塊仿真及分析分頻模塊由VHDL程序?qū)崿F(xiàn)后，其仿真圖如圖4.1所示NamaValu 吐100.卩 nw200卩11客宜 400卩1$500,卩“$ E0D,卩“宜700 png8011；富 90D；Dnw 1,h_CLK1C0Ln nRnLTLmuw_ -_w_rT_rLr_r_rLTT_0時(shí)鐘分頻把600ns的脈沖分成一個(gè)40ns的脈沖，實(shí)現(xiàn)了信號(hào)同步4.2汽車尾燈主控模塊仿真及分析汽車尾燈主控模塊由VHDL程序?qū)崿F(xiàn)后，其仿

11、真圖如圖4.2所示Name:Mlu耳lOO.Dn? 2DD.Ons 300 0ns400. Uns 500.0m?iiEDO .0nsTOD.OnsSOO.Dns 900.0nsii1.(RIGHTJL0NIGHT0irf-LFFT1:r:BRAKE0p RP0C NIGHT _E00LP1Q BRAKE LEDD出，當(dāng)NIGHT為1時(shí)，產(chǎn)生一個(gè) NIGHT_LED為1的信號(hào)脈沖輸出。當(dāng) BRAKE為1 時(shí)，產(chǎn)生一個(gè)BRAKE_LE為1的信號(hào)脈沖輸出。4.3左邊燈控制模塊仿真及分析左邊燈控制模塊由VHDL程序?qū)崿F(xiàn)后，其仿真圖如下圖4.3所示。對(duì)時(shí)序仿真圖進(jìn)行分析：LP, LR,NIGHT,BR

12、AKE為輸入信號(hào)，LP為1表示左 轉(zhuǎn)，LR為1表示右轉(zhuǎn)，NIGHT為1表示夜間行路，BRAKE為1表示剎車。 LEDL,LEDB,LEDF為輸出信號(hào),表示汽車左側(cè)的三盞燈。如圖所示：當(dāng) LP為1時(shí)， LEDL輸出為1表示左側(cè)燈亮，當(dāng)BRAKES 1時(shí)，LEDB輸出為1表示左側(cè)燈亮，當(dāng) NIGHT為1時(shí)，LEDN輸出為1表示左側(cè)燈亮。當(dāng)LR為1時(shí)，左側(cè)三盞燈輸出均為 0。即沒(méi)有燈亮。Name:va|uJ 100 Ons 200 Ons 300. C ns 400.0ns500 On? EOO.O-s 700 On? 800.0ns900 Qns 1 bCL”FTnuurawiwwwwwmwjwu

13、wjwr0iBRAKE04.4 NIGHT004圧DL09 LED 日i icmki0n1 1隔幗Value! 100.0ns 2C0.Cns 300 0ns M 500.0ns000.Cns ?OO.Ons 900 Ons 900.Drs 1.(LACLKARP0LmLOBB轉(zhuǎn)，cBRAKE1LEDR廟DB，L二DNLEDR 四0LDB1NIGHT 時(shí)u0。即沒(méi)有燈亮。4.5整個(gè)系統(tǒng)仿真及分析按圖2.3組裝系統(tǒng)后的仿真圖如下圖4.5所示。對(duì)時(shí)序仿真圖進(jìn)行分析：RIGHT LEFT,NIGHT,BRAKE為輸入信號(hào)，RIGHT為1 表示右轉(zhuǎn)，LEFT為1表示左轉(zhuǎn)，NIGHT為1表示夜間行路，B

14、RAKE為1表示剎 車。RD1,RD2,RD3為輸出信號(hào)，表示汽車右側(cè)的三盞燈。LD1,LD2,LD3為輸出信號(hào)，表示汽車左側(cè)的三盞燈。如圖所示：當(dāng)RIGHT為1時(shí)，RD1輸出為1表示右側(cè)燈亮，當(dāng)LEFT為1時(shí)，LD1為輸出為1表示左側(cè)燈亮，當(dāng) NIGHT為1時(shí)， LD2,RD2輸出均為1,表示左，右兩側(cè)各有一盞燈亮。當(dāng)BRAKE為1時(shí)，LD3,RD3輸出均為1,表示左，右兩側(cè)各有一盞燈亮.nsValue:TCLk BRIGHT tleft *BFWKE通過(guò)本VCC設(shè)計(jì)7啊。/ 41,34CV =A 5V0 _0JA V 皿XX-.課程1設(shè)計(jì)的學(xué) 11|k呵 匸汽車尾燈控制器的識(shí)，理論聯(lián)系實(shí)際

15、我深深的體會(huì)到設(shè)計(jì)課的重要性和目的性。 :O，獨(dú)立自主的進(jìn)行設(shè)計(jì)的能力。它不僅僅是一個(gè)學(xué)習(xí)新知識(shí)100.0ns200.0ng300.0ns JDO.Ons SOO.Ons GOiQ.Ong. TOQOng.800.Ons900.0ns新方法的好機(jī)會(huì)，同時(shí)也是對(duì)我所學(xué)知識(shí)的一次綜合的檢驗(yàn)和復(fù)習(xí)，使我明白 了自己的缺陷所在，從而查漏補(bǔ)缺。希望學(xué)校以后多安排一些類似的實(shí)踐環(huán) 節(jié)，讓同學(xué)們學(xué)以致用。在設(shè)計(jì)中要求我要有耐心和毅力，還要細(xì)心，稍有不慎，一個(gè)小小的錯(cuò)誤 就會(huì)導(dǎo)致結(jié)果的不正確，而對(duì)錯(cuò)誤的檢查要求我要有足夠的耐心，通過(guò)這次設(shè) 計(jì)和設(shè)計(jì)中遇到的問(wèn)題，也積累了一定的經(jīng)驗(yàn)，對(duì)以后從事集成電路設(shè)計(jì)工作 會(huì)有一定的幫助。在應(yīng)用 VHDL的過(guò)程中讓我真正領(lǐng)會(huì)到了其并行運(yùn)行與其他 軟件順序執(zhí)行的差別及其在電路設(shè)計(jì)上的優(yōu)越性。用VHDL硬件描述語(yǔ)言的形式來(lái)進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)方便靈活，利用 EDA軟件進(jìn)行編譯優(yōu)化仿真極大地減 少了電路設(shè)計(jì)時(shí)間和可能發(fā)生的錯(cuò)誤，降低了開發(fā)成本，這種設(shè)計(jì)方法必將在 未來(lái)的數(shù)字系統(tǒng)設(shè)計(jì)中發(fā)揮越來(lái)越重要的作用。參考文獻(xiàn)1 王愛(ài)英