interlaken技術(shù)新一代數(shù)據(jù)包互連協(xié)議白皮書

1、Interlaken技術(shù)新一代數(shù)據(jù)包互連協(xié)議白皮書2010-11-1223:41:36|分類：Interlaken|標簽：|字號大中小訂閱摘要串行鏈接技術(shù)提高了先進通信設備的設備互連帶寬。Interlaken是一項為實現(xiàn)高帶寬及可靠的包傳輸而優(yōu)化的互連協(xié)議。該協(xié)議使用多個串行鏈接，在器件間建立邏輯連接，并利用多通道、背壓能力和數(shù)據(jù)完整性保護，提升通信設備的性能。該白皮書概述Interlaken的特點和實施案例研究。設計目標協(xié)議描述傳統(tǒng)上，具有千兆位級吞吐量的器件的數(shù)據(jù)總線速率約為每管腳100Mbps差分信號技術(shù)將該帶寬增加了接近10倍，達至每對管腳800Mbps,從而使器件白吞吐量達到10Gb

2、ps。具有時鐘和數(shù)據(jù)恢復功能的新串行技術(shù)，又將帶寬增加了10倍，達至每對管腳6Gbps、從而使器件的數(shù)據(jù)流速率達到數(shù)十Gbps相比之前的協(xié)議，該協(xié)議可減少了90%的IO管腳和PCB線路。該協(xié)議利用最先進的串行技術(shù)，以實現(xiàn)通信系統(tǒng)器件間基于包傳輸模式的，高速、健壯、靈活的接口，實現(xiàn)通信系統(tǒng)內(nèi)器件之間的包傳輸。帶寬范圍Interlaken不存在固有上限，但主要用于10Gbps至100Gbps的連接。如此寬的帶寬范圍，令該協(xié)議可適用于多項應用，并允許后向兼容多代設備。Interlaken適用于在以下設備中實施：具有多個10Gbps端口的MACOC-768SONETframe、下一代100Gb以太網(wǎng)集

3、成電路和100Gbpsswitchfabric與包處理器。擴展性Interlaken具有在不同數(shù)量的通道上運行的能力，從而可實現(xiàn)其擴展性。以下兩個參數(shù)決定了連接帶寬的大?。? .接口的串行通道數(shù)量Interlaken接口可使用任意數(shù)量的串行鏈接（或“通道”）。有效帶寬與通道數(shù)量直接相關(guān)。例如，如圖1所示，當按相同的單通道速度運行時，8-通道接口可承載的有效載荷是4通道接口的兩倍。2 .各通道的頻率有效帶寬還與各通道比特率直接成比例。例如，若通道數(shù)相同,Gbps端口可承載Gbps端口一半的有效載荷。由于可通過增加通道數(shù)量或單通道比特率提高帶寬,Interlaken是一個非常易于擴展的接口。例如，

4、如圖2所示，容量為40Gbps的IC可使用8通道與其它的40GbpsIC連接，使用4通道與20GbpsIC連接，以及使用2通道與10Gbps設備連接。因此，不同容量的IC可實現(xiàn)互操作，從而實現(xiàn)后向兼容靈活性Interlaken可在不同數(shù)量的通道上運行，為器件互連提供高度的靈活性。單個物理接口中不同容量的IC可分成多個低速的物理接口。例如，如圖3所示，8個物理通道可組成一個40Gbps接口、2個20Gbps接口，或4個10Gbps接口。因此，根據(jù)該示例，高帶寬的IC可連接至多個低帶寬IC,從而增加系統(tǒng)的端口數(shù)量。通道化在許多應用中，必須在物理接口中提供多個邏輯通道。例如,不同的通道可用于承載發(fā)送

5、到不同的物理端口、SONE能輯通道的通信業(yè)務，或者承載不同優(yōu)先級的通信業(yè)務Interlaken旨在為256個通道提供固有支持，通過使用雙用通道字段擴展，最多可擴展至64K個通道，從而滿足大多數(shù)應用要求。彈性任何一種串行鏈接都會出現(xiàn)比特誤差。Interlaken每次傳輸都采用強大的循環(huán)冗余校驗（CRC）保護，以避免加擾導致的誤碼增生，從而將比特誤差的影響降至最低。每一個串行鏈接的運行狀況都可持續(xù)透明地監(jiān)控。功能性數(shù)據(jù)條帶化，實現(xiàn)擴展性接口內(nèi)數(shù)據(jù)分割方式?jīng)Q定接口提高帶寬的難度。Interlaken基于分布在所有通道上的8字節(jié)字傳輸。通道數(shù)量越多，在各間隔之間傳輸?shù)淖志驮蕉?。由于?字節(jié)步進傳輸，且

6、接口支持多個通道，因此可顯著提高帶寬?？赏话l(fā)，實現(xiàn)低延時通過接口傳輸數(shù)據(jù)包有兩種基本方法；交錯傳輸與非交錯傳輸。非-交錯數(shù)據(jù)包傳輸數(shù)據(jù)包的傳輸始終是在另一個通道開始傳輸前完成（見圖5）由于要發(fā)送全長型數(shù)據(jù)包，因此數(shù)據(jù)包在一個通道傳輸?shù)耐瑫r，接口兩端的緩沖器必須能夠接受其它通道上的數(shù)據(jù)。由于完整的數(shù)據(jù)包在發(fā)送時沒有分割，因此在接收端無需重新組合數(shù)據(jù)包。數(shù)據(jù)包交錯傳輸：各通道在轉(zhuǎn)移至下一個通道前，只傳輸數(shù)據(jù)包的小塊碎片（見圖6)一旦出現(xiàn)數(shù)據(jù)，便以小突發(fā)方式傳輸，可將緩沖器-容量需求減至最少，從而減少接口延時。Interlaken必須支持非交錯傳輸與交錯傳輸，這一點非常重要，因為不同的應用，需要選擇

7、最合適的傳輸方式。通道化Interlaken設計可輕松支持多通道或多端口應用。突發(fā)控制字包含一個通道域，該域就是正在通過接口傳輸數(shù)據(jù)的通道或者端口的ID號。通過該機制，Interlaken可支持多種應用。在低價值但仍普遍存在的應用中，單端口或單通道在接口內(nèi)傳輸，每次傳輸突發(fā)一次，而通道字段始終設置為相同的值。更為典型的應用可能屬24-端口以太網(wǎng)MAC在該情況下，各端口上的通信量可使用Interlaken接口特有的通道ID發(fā)送。在最末端，通過使用結(jié)合標準的8-位通道字段的雙用字段，可支持能支持數(shù)千個通道的應用。這樣，該協(xié)議最高可支持64K個通道。即便是對于諸如高度通道化的SONET/SDH8口等

8、最苛刻的應用，這也足以應對。突發(fā)控制字的組成如圖7所示（突出顯示通道與雙用字段）流量控制數(shù)據(jù)包接口所需的另一個重要工具是背壓或流量控制。由于Interlaken一般與線接口異步運行，且為許多通道承載數(shù)據(jù)包，因此，為防止緩沖器溢出，實現(xiàn)板載設備之間的速率匹配，必須進行某種流量控制。Interlaken提供簡單的開關(guān)指示（通常稱為Xon/Xoff）,指示傳輸端何時停止發(fā)送數(shù)據(jù)包。Interlaken終端設備一般都帶有單通道緩沖器,并具有可編程的流量控制閾值。當緩沖器被填充至高于其閾值時，終端設備將Xoff發(fā)送至Interlaken源設備，指示該情況。此時，源設備停止向該通道發(fā)送通信量。類似地，一旦

9、緩沖器排空至低于其閾值，終端設備向Interlaken源設備發(fā)送Xon,指示源設備再次開始向該通道發(fā)送通信量。在設置緩沖器大小和閾值時，必須考慮通道速率、流量控制延時、源調(diào)度響應和其它因素。如果閾值與緩沖器深度正確設置，將不會有數(shù)據(jù)包丟失在終端設備中，線路始終得到充分利用。Interlaken有兩種方法發(fā)送Xon/Xoff流量控制信息。帶內(nèi)流量控制是在突發(fā)控制字中執(zhí)行(見圖8),一般用于源設備與終端設備位于相同設備時的雙向應用。帶外流量控制在簡單的3-位總線上執(zhí)行。當應用為單向時,或源設備與終端設備不在同一設備中時,該控制更為有效。圖9顯示帶外流量控制總線。數(shù)據(jù)完整性必須偵測出因潛在的串行器/

10、解串器(SerDes)誤碼率而導致的錯誤，以防止系統(tǒng)傳輸已被破壞的數(shù)據(jù)包。Interlaken采用CRC24多項式，以保護每一個數(shù)據(jù)包突發(fā)。該多項式可檢測Interlaken256字節(jié)以下突發(fā)的所有一位、雙位、三位、四位錯誤及所有奇數(shù)錯誤。CRC24還可檢測出長度為24位以下的所有突發(fā)錯誤。圖10顯示CRC24單個突發(fā)范圍（注意一個突發(fā)將在許多通道內(nèi)分割）。元幀由于控制字與數(shù)據(jù)字在現(xiàn)有串行通道內(nèi)分割，因此各通道將這些字封裝至其自帶的“元幀”。如圖11所示，元幀包括同步字、擾頻器狀態(tài)字、跳脫字與診斷字。采用同步字，實現(xiàn)通道對齊數(shù)據(jù)在一個Interlaken接口內(nèi)的所有通道內(nèi)一次性分割為8個字節(jié)。

11、為對齊接口接收端的數(shù)據(jù)，同步字同時在所有通道上發(fā)送。作為元幀的一部分，同步字是一個唯一、規(guī)則的模型，它允許接收器在找到它后，校正所有通道。同步字標記出所有通道共同的對齊點，從而使接收器可以校正通道?？稍O定元幀同步字插入的頻率。加擾Interlaken使用擾頻器為接收器提供充分的時鐘轉(zhuǎn)換，以便恢復傳輸時鐘。為防止接收器出現(xiàn)誤碼增殖，應選擇置位/復位擾頻器，自同步擾碼器。若同時出現(xiàn)誤碼增殖和許多SerDes通道內(nèi)數(shù)據(jù)分割，將很難確保充分檢測出出錯的數(shù)據(jù)包。使用置位/復位擾頻器，接收器端的誤碼將不會倍增，從而易于檢測出錯誤。由于Interlaken使用置位/復位擾頻器，因此必須存在一種將接收器與擾頻

12、器狀態(tài)同步的方法。作為元幀擾頻器狀態(tài)字的一部分，擾頻器狀態(tài)字前置入接收器。接收器使用恢復后的擾頻器狀態(tài)與其擾頻器同步，然后解-擾數(shù)據(jù)流。跳脫字在Interlaken轉(zhuǎn)發(fā)器中，發(fā)送和接收接口的運行速度可能略微不同。為適應這一情形，元幀包括一個或多個跳脫字。如果發(fā)送接口的運行速度略低于接收接口，這些跳脫字可能會被刪除。反之，如果發(fā)送接口的運行速度略高于接收接口，可能會向元幀添加額外的跳脫字。這可以讓Interlaken補償系統(tǒng)內(nèi)的時鐘差異。調(diào)試與診斷當接口由多個高速SerDes鏈接組成時，在最初啟動以及調(diào)試故障接口時可能會帶來許多問題。偵探高速SERDEW除錯，此舉即便不是不可能，也是非常困難的。

13、所以基于SERDE的通信協(xié)議在設計時候就必須考慮除錯能力，這非常關(guān)鍵。Interlaken在每個SerDes通道上都具有內(nèi)置的測試模型和偽_隨機位序歹U（PRBS）性能，以提高各通道的測試和調(diào)試能力。止匕外，該協(xié)議還可在元幀內(nèi)包含的數(shù)據(jù)的基礎上計算單通道CRC32該功能可讓個別SerDes通道免受錯誤影響。Interlaken協(xié)議非常靈活，可刪除通道束中長久存在的壞通道。包括突發(fā)級CRC24（保護所有通道內(nèi)分割的數(shù)據(jù)）在內(nèi),該功能全部適用。圖12顯示CRC32元幀范圍（注意這是單通道范圍）。交流耦合高速交流耦合SerDes接口帶來許多電氣方面的挑戰(zhàn)。挑戰(zhàn)之一是必須保持線路直流平衡，以便接收器可

14、正確解碼高速流。諸如8B/10BJ?編碼可在非常短的時間內(nèi)保持直流的平衡（幾個10B符號）。諸如64B/66B等其他編碼會對數(shù)據(jù)進行擾碼，只能在統(tǒng)計上保持直流平衡。如果編碼不平衡，接收器端將出現(xiàn)偏移（稱為基線漂移）。此電壓偏移與連接裕度有關(guān)，可能會導致線路出錯。模擬顯示，使用類似64B/66B的編碼，直流可能失衡數(shù)千位。對于某些鏈接而言，由此造成的直流偏移可能不是問題，但是對于要求更高的鏈接來說，可能不能容忍這樣的偏移。由于Interlaken設計用于許多不同的應用，該編碼（此處指64B/67B）中額外的倒置位已經(jīng)添加入?yún)f(xié)議中，以便更好地控制直流平衡。該額外的倒置位可以讓協(xié)議將直流平衡保持在正

15、負65位不等的范圍內(nèi)。知識產(chǎn)權(quán)核心Interlaken發(fā)展成為開放式業(yè)界標準，關(guān)鍵之處在于第三方知識產(chǎn)權(quán)（IP）核心可輕松整合至客戶設計中。與系統(tǒng)數(shù)據(jù)包接口第4級第2階段相比，InterlakenIP核心更易于整合，易于制作原型，以及兼容未來產(chǎn)品。憑借Interlaken協(xié)議多個特征，可輕松整合第三方IP核心。協(xié)議導致的一個普遍問題是，包結(jié)束碎片較短與內(nèi)部數(shù)據(jù)路徑較寬，造成接收器帶寬出現(xiàn)短期嚴重不足。Interlaken通過定義“最短突發(fā)”參數(shù)和“調(diào)度增強”，在不降低帶寬效率的情況下減少控制字之間的時間，從而避免該問題的出現(xiàn)。Interlaken還增加了速率匹配功能，可減少橋接高帶寬Inter

16、laken接口與低速接口或應用的設備所需的緩沖量。讓InterlakenIP易于整合的另一個關(guān)鍵是對錯誤檢測、統(tǒng)計計數(shù)器與延時參數(shù)的標準化提出建議。最后，通過將協(xié)議IP與SerDes塊完全分離，評估現(xiàn)有SerDes技術(shù)（而不是重新設計IP核心）后，便可將Interlaken設計移植到新的專用集成電路（ASIC）技術(shù)。Interlaken可在ASIC銷售商或FPGA銷售商提供的高速SerDes的基礎上構(gòu)建。這樣，現(xiàn)場可編程門陣列（FPGA）原型設計可使用最終ASIC產(chǎn)品所使用的相同InterlakenIP核心。同樣，使用FPGA與ASIC構(gòu)建的系統(tǒng)將可在其所有設備中使用相同的IP核心，提高IP與

17、其相關(guān)固件的重復使用率。案例研究目前25Gbps產(chǎn)品設計一般使用兩個并行接口。該方法的主要不足在于它在雙向接口上使用超過150個I/O管腳和板線路。在相同芯片面積下，Interlaken接口只需16個I/O管腳即可提供25Gbps帶寬，以及4個速率達到Gbps的雙向SerDes通道。即便在更高帶寬時，Interlaken在芯片面積與管腳數(shù)量方面仍具有優(yōu)勢，是新型產(chǎn)品設計的優(yōu)先選擇。Interlaken協(xié)議的擴展性與目前的CMO鼓術(shù)良好匹配。有些邏輯單元與SerDes各通道功能性相關(guān)。這包括64/67編碼、元幀創(chuàng)建、接收器同步、以及SerDes本身。單通道邏輯單元可獨立于其它通道，并與其他通道并

18、行運行。因此，該部分邏輯可大致按照同一時鐘速度運行，與其是否用于4通道25Gbps接口或是用于20通道125Gbps接口無關(guān)。通過該部分設計的32位數(shù)據(jù)路徑可在200MHz下運行，但仍支持125Gbps設計帶寬。反之，時鐘速率低，則可以更為輕松地實現(xiàn)時序收斂和降低功耗。產(chǎn)品若要提高帶寬，邏輯模塊必須插入控制字以產(chǎn)生Interlaken突發(fā)，計算突發(fā)CRC24并分割SerDes可用通道內(nèi)的數(shù)據(jù)。有些設計人員可能會選擇在高時鐘速率下運行較窄的內(nèi)部管道，而有些則選擇在較低的時鐘速率下運行較寬的管道。例如，25Gbps接口可能在400MHz下運行，每個時鐘周期計算一個64位Interlaken字,或者在200MHz下運行，每個時鐘周期計算兩個字。在125Gbps下,該部分邏輯可選擇在500MHz下計算四個字和在333MHz下計算六個字。目前的CMO豉術(shù)一般都可執(zhí)行其中任何一種選擇。Interlaken的擴展性與特點，使其成為目前以及將來芯片設計極其具有吸引力的互連協(xié)議。不過，這些特點確實增加了驗證工作的難度。幸運的是，可使用新的驗證方法減輕這個負擔。采用諸如SystemVerilog*等面向?qū)ο蟮尿炞C語言，可輕松處理諸如數(shù)據(jù)包和元幀等復雜的數(shù)據(jù)類型。受限隨機驗證方法