IC設(shè)計(jì)基礎(chǔ)(流程、工藝、版圖、器件)-筆試集錦

1、精選優(yōu)質(zhì)文檔-傾情為你奉上IC設(shè)計(jì)基礎(chǔ)（流程、工藝、版圖、器件） 筆試集錦1、 我們公司的產(chǎn)品是集成電路，請(qǐng)描述一下你對(duì)集成電路的認(rèn)識(shí)，列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。（仕蘭微面試題目）什么是MCU？ MCU(Micro  Controller  Unit)，又稱單片微型計(jì)算機(jī)(Single  Chip Microcomputer)，簡(jiǎn)稱單片機(jī)，是指隨著大規(guī)模集成電路的出現(xiàn)及其發(fā)展，將計(jì)算機(jī)的CPU、RAM、ROM、定時(shí)數(shù)器和多種I/O接口集成在一片芯片

2、上，形成芯片級(jí)的計(jì)算機(jī)。MCU的分類 MCU按其存儲(chǔ)器類型可分為MASK(掩模)ROM、OTP(一次性可編程)ROM、FLASH ROM等類型。MASK  ROM的MCU價(jià)格便宜，但程序在出廠時(shí)已經(jīng)固化，適合程序固定不變的應(yīng)用場(chǎng)合；FALSH ROM的MCU程序可以反復(fù)擦寫，靈活性很強(qiáng)，但價(jià)格較高，適合對(duì)價(jià)格不敏感的應(yīng)用場(chǎng)合或做開發(fā)用途；OTP ROM的MCU價(jià)格介于前兩者之間，同時(shí)又擁有一次性可編程能力，適合既要求一定靈活性，又要求低成本的應(yīng)用場(chǎng)合，尤其是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。RISC為Reduced Instruction Set Computing的縮寫，中文翻

3、譯為精簡(jiǎn)執(zhí)令運(yùn)算集，好處是 CPU核心很容易就能提升效能且消耗功率低，但程式撰寫較為復(fù)雜；常見的RISC處理器如 Mac的Power PC系列。CISC就是Complex Instruction Set Computing的縮寫,中文翻譯為復(fù)雜指令運(yùn)算集,它只是 CPU分類的一種,好處是CPU所提供能用的指令較多、程式撰寫容易,常見80X86相容的CPU即 是此類。DSP有兩個(gè)意思，既可以指數(shù)字信號(hào)處理這門理論，此時(shí)它是Digital Signal Processing的縮寫；也可以是Digital Signal Processor的縮寫，表示數(shù)字信號(hào)處理器，有時(shí)也縮寫為DSPs，以示與理論的

4、區(qū)別。2、FPGA和ASIC的概念，他們的區(qū)別。（未知）答案：FPGA是可編程ASIC。ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(Application Specific IC)相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)3、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目）otp是一次可編程（one time programme）,掩膜就是mcu出廠的時(shí)候程序已經(jīng)固化到里面去了

5、，不能在寫程序進(jìn)去！(4、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？（仕蘭微面試題目）5、描述你對(duì)集成電路設(shè)計(jì)流程的認(rèn)識(shí)。（仕蘭微面試題目）6、簡(jiǎn)述FPGA等可編程邏輯器件設(shè)計(jì)流程。（仕蘭微面試題目）7、IC設(shè)計(jì)前端到后端的流程和eda工具。（未知）8、從RTL synthesis到tape out之間的設(shè)計(jì)flow,并列出其中各步使用的tool.（未知）9、Asic的design flow。（威盛VIA 2003.11.06 上海筆試試題）10、寫出asic前期設(shè)計(jì)的流程和相應(yīng)的工具。（威盛）11、集成電路前段設(shè)計(jì)流程，寫出相關(guān)的工具。（揚(yáng)智電子筆試）先介紹下IC開發(fā)流程：1.）代碼輸入（de

6、sign input)用vhdl或者是verilog語言來完成器件的功能描述，生成hdl代碼語言輸入工具：SUMMIT VISUALHDLMENTOR RENIOR圖形輸入: composer(cadence); viewlogic (viewdraw)2.）電路仿真（circuit simulation)將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否正確數(shù)字電路仿真工具：Verolog： CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL : CADENCE NC-vhdlSYNOPSYS VSSMENTOR Modle-sim模擬電路仿真工

7、具：AVANTI HSpice pspice，spectre micro microwave: eesoft : hp3.）邏輯綜合（synthesis tools)邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成對(duì)應(yīng)一定工藝手段的門級(jí)電路；將初級(jí)仿真中所沒有考慮的門沿（gates delay）反標(biāo)到生成的門級(jí)網(wǎng)表中,返回電路仿真階段進(jìn)行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。12、請(qǐng)簡(jiǎn)述一下設(shè)計(jì)后端的整個(gè)流程？（仕蘭微面試題目）13、是否接觸過自動(dòng)布局布線？請(qǐng)說出一兩種工具軟件。自動(dòng)布局布線需要哪些基本元素？（仕蘭微面試題目）14、描述你對(duì)集成電路工藝的認(rèn)識(shí)。（仕蘭微面試題目）15、列舉幾種集

8、成電路典型工藝。工藝上常提到0.25,0.18指的是什么？（仕蘭微面試題目）16、請(qǐng)描述一下國(guó)內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目）18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？（仕蘭微面試題目）19、解釋latch-up現(xiàn)象和Antenna effect和其預(yù)防措施.（未知）20、什么叫Latchup?（科廣試題）21、什么叫窄溝效應(yīng)? （科廣試題）22、什么是NMOS、PMOS、CMOS？什么是增強(qiáng)型、耗盡型？什么是PNP、NPN？他們有什么差別？（仕蘭微面試題目）23、硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連

9、接有什么要求？（仕蘭微面試題目）24、畫出CMOS晶體管的CROSS-OVER圖（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和轉(zhuǎn)移特性。（Infineon筆試試題）25、以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖。（科廣試題）26、Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion in tranditional CMOS process.（威盛筆試題circuit design-be

10、ijing-03.11.09）27、說明mos一半工作在什么區(qū)。（凹凸的題目和面試）28、畫p-bulk 的nmos截面圖。（凹凸的題目和面試）29、寫schematic note（？）， 越多越好。（凹凸的題目和面試）30、寄生效應(yīng)在ic設(shè)計(jì)中怎樣加以克服和利用。（未知）31、太底層的MOS管物理特性感覺一般不大會(huì)作為筆試面試題，因?yàn)槿俏㈦娮游锢恚酵茖?dǎo)太羅索，除非面試出題的是個(gè)老學(xué)究。IC設(shè)計(jì)的話需要熟悉的軟件: Cadence, Synopsys, Avant，UNIX當(dāng)然也要大概會(huì)操作。32、unix 命令cp -r, rm,uname。（揚(yáng)智電子筆試）2、   

11、; 如何成為IC設(shè)計(jì)高手？如何提高自己的設(shè)計(jì)能力？自己的感受是，IC設(shè)計(jì)不同于一般的板級(jí)電子設(shè)計(jì)，由于流片的投資更大，復(fù)雜度更高，系統(tǒng)性更強(qiáng)，所以學(xué)習(xí)起來也有些更有意思的地方。這里就斗膽跳過基本電子知識(shí)的方面，單就一些特別的地方來表達(dá)一下個(gè)體的感受。   首先，作為初學(xué)者，需要了解的是IC設(shè)計(jì)的基本流程。應(yīng)該做到以下幾點(diǎn)：基本清楚系統(tǒng)、前端、后端設(shè)計(jì)和驗(yàn)證的過程，IC設(shè)計(jì)同半導(dǎo)體物理、通信或多媒體系統(tǒng)設(shè)計(jì)之間的關(guān)系，了解數(shù)字電路、混合信號(hào)的基本設(shè)計(jì)過程，弄清楚ASIC，COT這些基本的行業(yè)模式。竊以為這點(diǎn)對(duì)于培養(yǎng)興趣，建立自己未來的技術(shù)生涯規(guī)劃是十分重要的。學(xué)習(xí)基本的設(shè)計(jì)知

12、識(shí)，建議讀一下臺(tái)灣CIC的一些設(shè)計(jì)教材，很多都是經(jīng)典的總結(jié)。   EDA技術(shù)的學(xué)習(xí)：對(duì)于IC設(shè)計(jì)者來說，EDA工具意義重大，透過EDA工具商的推介，能夠了解到新的設(shè)計(jì)理念。國(guó)內(nèi)不少IC設(shè)計(jì)者，是單純從EDA的角度被帶入IC設(shè)計(jì)領(lǐng)域的，也有很多的設(shè)計(jì)者在沒有接觸到深亞微米工藝的時(shí)候，也是通過EDA廠家的推廣培訓(xùn)建立基本概念。同時(shí)，對(duì)一些高難度的設(shè)計(jì)，識(shí)別和選擇工具也是十分重要的。 如果你希望有較高的設(shè)計(jì)水平，積累經(jīng)驗(yàn)是一個(gè)必需的過程。經(jīng)驗(yàn)積累的效率是有可能提高的。以下幾點(diǎn)可以參考：    1、學(xué)習(xí)借鑒一些經(jīng)典設(shè)計(jì)，其中的許多細(xì)節(jié)是使你的設(shè)計(jì)成為產(chǎn)品時(shí)必需注

13、意的。有些可能是為了適應(yīng)工藝參數(shù)的變化，有些可能是為了加速開關(guān)過程，有些可能是為了保證系統(tǒng)的穩(wěn)定性等。通過訪真細(xì)細(xì)觀察這些細(xì)節(jié)，既有收益，也會(huì)有樂趣。項(xiàng)目組之間，尤其是項(xiàng)目組成員之間經(jīng)常交流，可避免犯同樣錯(cuò)誤。    2、查文獻(xiàn)資料是一個(gè)好方法。同"老師傅"一同做項(xiàng)目積累經(jīng)驗(yàn)也較快。如果有機(jī)會(huì)參加一些有很好設(shè)計(jì)背景的人做的培訓(xùn)，最好是互動(dòng)式的，也會(huì)有較好的收獲。   3、當(dāng)你初步完成一項(xiàng)設(shè)計(jì)的時(shí)侯，應(yīng)當(dāng)做幾項(xiàng)檢查：了解芯片生產(chǎn)廠的工藝, 器件模型參數(shù)的變化,并據(jù)此確定進(jìn)行參數(shù)掃描仿真的范圍。了解所設(shè)計(jì)產(chǎn)品的實(shí)際使用環(huán)境，正確設(shè)置系統(tǒng)仿

14、真的輸入條件及負(fù)載模型。嚴(yán)格執(zhí)行設(shè)計(jì)規(guī)則和流程對(duì)減少設(shè)計(jì)錯(cuò)誤也很有幫助。    4、另外，你需要知識(shí)的交流，要重視同前端或系統(tǒng)的交流，深刻理解設(shè)計(jì)的約束條件。作為初學(xué)者，往往不太清楚系統(tǒng)，除了通過設(shè)計(jì)文檔和會(huì)議交流來理解自己的設(shè)計(jì)任務(wù)規(guī)范，同系統(tǒng)和前端的溝通是IC設(shè)計(jì)必不可少的。所謂設(shè)計(jì)技巧，都是在明了約束條件的基礎(chǔ)上而言的，系統(tǒng)或前端的設(shè)計(jì)工程師，往往能夠給初學(xué)者很多指導(dǎo)性的意見。    5、重視同后端和加工線的交流：IC設(shè)計(jì)的復(fù)雜度太高，除了借助EDA工具商的主動(dòng)推介來建立概念之外，IC設(shè)計(jì)者還應(yīng)該主動(dòng)地同設(shè)計(jì)環(huán)節(jié)的上下游，如后端設(shè)計(jì)服務(wù)或加工服務(wù)的

15、工程師，工藝工程師之間進(jìn)行主動(dòng)溝通和學(xué)習(xí)。對(duì)于初學(xué)者來說，后端加工廠家往往能夠?yàn)樗麄儙硪恍┙?jīng)典的基本理念，一些不能犯的錯(cuò)誤等基本戒條。一些好的后端服務(wù)公司，不僅能提供十分嚴(yán)格的Design Kit，還能夠給出混合信號(hào)設(shè)計(jì)方面十分有益的指導(dǎo)，幫助初學(xué)者走好起步之路。加工方面的知識(shí)，對(duì)于IC設(shè)計(jì)的"產(chǎn)品化"更是十分關(guān)鍵。    6、重視驗(yàn)證和測(cè)試，做一個(gè)"偏執(zhí)狂"：IC設(shè)計(jì)的風(fēng)險(xiǎn)比板級(jí)電子設(shè)計(jì)來的更大，因此試驗(yàn)的機(jī)會(huì)十分寶貴，"偏執(zhí)狂"的精神，對(duì)IC設(shè)計(jì)的成功來說十分關(guān)鍵。除了依靠公司成熟的設(shè)計(jì)環(huán)境，Design K

16、it和體制的規(guī)范來保證成功之外，對(duì)驗(yàn)證的重視和深刻理解，是一個(gè)IC設(shè)計(jì)者能否經(jīng)受壓力和享受成功十分關(guān)鍵的部分。由于流片的機(jī)會(huì)相對(duì)不多，因此找機(jī)會(huì)更多地參與和理解測(cè)試，對(duì)產(chǎn)品成功和失敗的認(rèn)真總結(jié)與分析，是一個(gè)IC設(shè)計(jì)者成長(zhǎng)的必經(jīng)之路。   同行交流以及工作環(huán)境的重要性：IC設(shè)計(jì)的復(fù)雜性和技術(shù)的快速發(fā)展，使得同行之間的交流十分關(guān)鍵，多參與一些適合自己水平的討論組和行業(yè)會(huì)議，對(duì)提高水平也是十分有益的。通過同行之間的交流，還可以發(fā)現(xiàn)環(huán)境對(duì)于IC設(shè)計(jì)水平的重要影響。公司的財(cái)力，產(chǎn)品的方向，項(xiàng)目的難度，很大程度上能夠影響到一個(gè)設(shè)計(jì)者能夠達(dá)到的最高水平。辯證地認(rèn)識(shí)自己的技術(shù)提高和環(huán)境之間

17、的相互關(guān)系，將是國(guó)內(nèi)的設(shè)計(jì)者在一定的階段會(huì)遇到的問題.芯片封裝術(shù)語1、BGA(ball grid array) 球形觸點(diǎn)陳列，表面貼裝型封裝之一。在印刷基板的背面按陳列方式制作出球形凸點(diǎn)用以 代替引腳，在印刷基板的正面裝配LSI 芯片，然后用模壓樹脂或灌封方法進(jìn)行密封。也稱為凸 點(diǎn)陳列載體(PAC)。引腳可超過200，是多引腳LSI 用的一種封裝。 封裝本體也可做得比QFP(四側(cè)引腳扁平封裝)小。例如，引腳中心距為1.5mm 的360 引腳 BGA 僅為31mm 見方；而引腳中心距為0.5mm 的304&

18、#160;引腳QFP 為40mm 見方。而且BGA 不 用擔(dān)心QFP 那樣的引腳變形問題。 該封裝是美國(guó)Motorola 公司開發(fā)的，首先在便攜式電話等設(shè)備中被采用，今后在美國(guó)有可 能在個(gè)人計(jì)算機(jī)中普及。最初，BGA 的引腳(凸點(diǎn))中心距為1.5mm，引腳數(shù)為225?，F(xiàn)在也有 一些LSI 廠家正在開發(fā)500 引腳的BGA。 BGA 的問題是回流焊后的外觀檢查?，F(xiàn)在尚不清楚是否有效的外觀檢查方法。有的認(rèn)為， 由于焊接的中心距較大，連接可以看作是穩(wěn)定的，只能通過功能檢查來處理。 美國(guó)Motorola 

19、;公司把用模壓樹脂密封的封裝稱為OMPAC，而把灌封方法密封的封裝稱為 GPAC(見OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 帶緩沖墊的四側(cè)引腳扁平封裝。QFP 封裝之一，在封裝本體的四個(gè)角設(shè)置突起(緩沖墊)以 防止在運(yùn)送過程中引腳發(fā)生彎曲變形。美國(guó)半導(dǎo)體廠家主要在微處理器和ASIC 等電路中采用 此封裝。引腳中心距0.635mm，引腳數(shù)從84 到196 左右(見QFP)。 3、碰焊PGA(butt joint pin

20、60;grid array) 表面貼裝型PGA 的別稱(見表面貼裝型PGA)。 4、C(ceramic) 表示陶瓷封裝的記號(hào)。例如，CDIP 表示的是陶瓷DIP。是在實(shí)際中經(jīng)常使用的記號(hào)。 5、Cerdip 用玻璃密封的陶瓷雙列直插式封裝，用于ECL RAM，DSP(數(shù)字信號(hào)處理器)等電路。帶有 玻璃窗口的Cerdip 用于紫外線擦除型EPROM 以及內(nèi)部帶有EPROM 的微機(jī)電路等。引腳中心 距2.54mm，引腳數(shù)從8 到42。在日本，此封裝表示為DIPG(G 即玻璃密封的意思)。 6、Cerquad

21、表面貼裝型封裝之一，即用下密封的陶瓷QFP，用于封裝DSP 等的邏輯LSI 電路。帶有窗 口的Cerquad 用于封裝EPROM 電路。散熱性比塑料QFP 好，在自然空冷條件下可容許1.5 2W 的功率。但封裝成本比塑料QFP 高35 倍。引腳中心距有1.27mm、0.8mm、0.65mm、0.5mm、 0.4mm 等多種規(guī)格。引腳數(shù)從32 到368。 7、CLCC(ceramic leaded chip carrier) 帶引腳的陶瓷芯片載體，表面貼裝型封裝之一，

22、引腳從封裝的四個(gè)側(cè)面引出，呈丁字形。 帶有窗口的用于封裝紫外線擦除型EPROM 以及帶有EPROM 的微機(jī)電路等。此封裝也稱為 QFJ、QFJG(見QFJ)。 8、COB(chip on board) 板上芯片封裝，是裸芯片貼裝技術(shù)之一，半導(dǎo)體芯片交接貼裝在印刷線路板上，芯片與基 板的電氣連接用引線縫合方法實(shí)現(xiàn)，芯片與基板的電氣連接用引線縫合方法實(shí)現(xiàn)，并用樹脂覆 蓋以確?？煽啃浴ｋm然COB 是最簡(jiǎn)單的裸芯片貼裝技術(shù)，但它的封裝密度遠(yuǎn)不如TAB 和倒片 焊技術(shù)。 9、DFP(dual flat package) 雙側(cè)

23、引腳扁平封裝。是SOP 的別稱(見SOP)。以前曾有此稱法，現(xiàn)在已基本上不用。 10、DIC(dual in-line ceramic package) 陶瓷DIP(含玻璃密封)的別稱(見DIP). 11、DIL(dual in-line) DIP 的別稱(見DIP)。歐洲半導(dǎo)體廠家多用此名稱。 12、DIP(dual in-line package) 雙列直插式封裝。插裝型封裝之一，引腳從封裝兩側(cè)引出，封裝材料有塑料和陶瓷兩種。 DIP 是最普及的插裝型封裝，應(yīng)用范圍包括標(biāo)準(zhǔn)邏輯IC，存貯器LSI，微機(jī)

24、電路等。 引腳中心距2.54mm，引腳數(shù)從6 到64。封裝寬度通常為15.2mm。有的把寬度為7.52mm 和10.16mm 的封裝分別稱為skinny DIP 和slim DIP(窄體型DIP)。但多數(shù)情況下并不加區(qū)分， 只簡(jiǎn)單地統(tǒng)稱為DIP。另外，用低熔點(diǎn)玻璃密封的陶瓷DIP 也稱為cerdip(見cerdip)。 13、DSO(dual small out-lint) 雙側(cè)引腳小外形封裝。SOP 的別稱(見SOP)。部分半導(dǎo)體廠家采用此名稱。 14、DICP(dual tape 

25、carrier package) 雙側(cè)引腳帶載封裝。TCP(帶載封裝)之一。引腳制作在絕緣帶上并從封裝兩側(cè)引出。由于利 用的是TAB(自動(dòng)帶載焊接)技術(shù)，封裝外形非常薄。常用于液晶顯示驅(qū)動(dòng)LSI，但多數(shù)為定制品。 另外，0.5mm 厚的存儲(chǔ)器LSI 簿形封裝正處于開發(fā)階段。在日本，按照EIAJ(日本電子機(jī)械工 業(yè))會(huì)標(biāo)準(zhǔn)規(guī)定，將DICP 命名為DTP。 15、DIP(dual tape carrier package) 同上。日本電子機(jī)械工業(yè)會(huì)標(biāo)準(zhǔn)對(duì)DTCP 的命名(見DTCP)。 16、FP(flat 

26、package) 扁平封裝。表面貼裝型封裝之一。QFP 或SOP(見QFP 和SOP)的別稱。部分半導(dǎo)體廠家采 用此名稱。 17、flip-chip 倒焊芯片。裸芯片封裝技術(shù)之一，在LSI 芯片的電極區(qū)制作好金屬凸點(diǎn)，然后把金屬凸點(diǎn) 與印刷基板上的電極區(qū)進(jìn)行壓焊連接。封裝的占有面積基本上與芯片尺寸相同。是所有封裝技 術(shù)中體積最小、最薄的一種。 但如果基板的熱膨脹系數(shù)與LSI 芯片不同，就會(huì)在接合處產(chǎn)生反應(yīng)，從而影響連接的可靠 性。因此必須用樹脂來加固LSI 芯片，并使用熱膨脹系數(shù)基本相同的基板材料。 18、FQFP(fine pitc

27、h quad flat package) 小引腳中心距QFP。通常指引腳中心距小于0.65mm 的QFP(見QFP)。部分導(dǎo)導(dǎo)體廠家采 用此名稱。 19、CPAC(globe top pad array carrier) 美國(guó)Motorola 公司對(duì)BGA 的別稱(見BGA)。 20、CQFP(quad fiat package with guard ring) 帶保護(hù)環(huán)的四側(cè)引腳扁平封裝。塑料QFP 之一，引腳用樹脂保護(hù)環(huán)掩蔽，以防止

28、彎曲變形。 在把LSI 組裝在印刷基板上之前，從保護(hù)環(huán)處切斷引腳并使其成為海鷗翼狀(L 形狀)。這種封裝 在美國(guó)Motorola 公司已批量生產(chǎn)。引腳中心距0.5mm，引腳數(shù)最多為208 左右。 21、H-(with heat sink) 表示帶散熱器的標(biāo)記。例如，HSOP 表示帶散熱器的SOP。 22、pin grid array(surface mount type) 表面貼裝型PGA。通常PGA 為插裝型封裝，引腳長(zhǎng)約3.4mm。表面貼裝型PGA 在封裝的 底

29、面有陳列狀的引腳，其長(zhǎng)度從1.5mm 到2.0mm。貼裝采用與印刷基板碰焊的方法，因而也稱 為碰焊PGA。因?yàn)橐_中心距只有1.27mm，比插裝型PGA 小一半，所以封裝本體可制作得不 怎么大，而引腳數(shù)比插裝型多(250528)，是大規(guī)模邏輯LSI 用的封裝。封裝的基材有多層陶 瓷基板和玻璃環(huán)氧樹脂印刷基數(shù)。以多層陶瓷基材制作封裝已經(jīng)實(shí)用化。 23、JLCC(J-leaded chip carrier) J 形引腳芯片載體。指帶窗口CLCC 和帶窗口的陶瓷QFJ 的別稱(見CLCC 和QFJ)。部分半 導(dǎo)

30、體廠家采用的名稱。 24、LCC(Leadless chip carrier) 無引腳芯片載體。指陶瓷基板的四個(gè)側(cè)面只有電極接觸而無引腳的表面貼裝型封裝。是高 速和高頻IC 用封裝，也稱為陶瓷QFN 或QFNC(見QFN)。 25、LGA(land grid array) 觸點(diǎn)陳列封裝。即在底面制作有陣列狀態(tài)坦電極觸點(diǎn)的封裝。裝配時(shí)插入插座即可?，F(xiàn)已 實(shí)用的有227 觸點(diǎn)(1.27mm 中心距)和447 觸點(diǎn)(2.54mm 中心距)的陶瓷LGA，應(yīng)用于高速邏輯 LSI 電路。 LGA&

31、#160;與QFP 相比，能夠以比較小的封裝容納更多的輸入輸出引腳。另外，由于引線的阻抗 小，對(duì)于高速LSI 是很適用的。但由于插座制作復(fù)雜，成本高，現(xiàn)在基本上不怎么使用。預(yù)計(jì) 今后對(duì)其需求會(huì)有所增加。 26、LOC(lead on chip) 芯片上引線封裝。LSI 封裝技術(shù)之一，引線框架的前端處于芯片上方的一種結(jié)構(gòu)，芯片的 中心附近制作有凸焊點(diǎn)，用引線縫合進(jìn)行電氣連接。與原來把引線框架布置在芯片側(cè)面附近的 結(jié)構(gòu)相比，在相同大小的封裝中容納的芯片達(dá)1mm 左右寬度。 27、LQFP(low profile qua

32、d flat package) 薄型QFP。指封裝本體厚度為1.4mm 的QFP，是日本電子機(jī)械工業(yè)會(huì)根據(jù)制定的新QFP 外形規(guī)格所用的名稱。 28、LQUAD 陶瓷QFP 之一。封裝基板用氮化鋁，基導(dǎo)熱率比氧化鋁高78 倍，具有較好的散熱性。 封裝的框架用氧化鋁，芯片用灌封法密封，從而抑制了成本。是為邏輯LSI 開發(fā)的一種封裝， 在自然空冷條件下可容許W3的功率?，F(xiàn)已開發(fā)出了208 引腳(0.5mm 中心距)和160 引腳(0.65mm 中心距)的LSI 邏輯用封裝，并于1993 年

33、10 月開始投入批量生產(chǎn)。 29、MCM(multi-chip module) 多芯片組件。將多塊半導(dǎo)體裸芯片組裝在一塊布線基板上的一種封裝。根據(jù)基板材料可分 為MCML，MCMC 和MCMD 三大類。 MCML 是使用通常的玻璃環(huán)氧樹脂多層印刷基板的組件。布線密度不怎么高，成本較低。 MCMC 是用厚膜技術(shù)形成多層布線，以陶瓷(氧化鋁或玻璃陶瓷)作為基板的組件，與使 用多層陶瓷基板的厚膜混合IC 類似。兩者無明顯差別。布線密度高于MCML。 MCMD 是用薄膜技術(shù)形成多層布線，以陶瓷(氧化鋁或氮化鋁)或Si、Al

34、 作為基板的組件。 布線密謀在三種組件中是最高的，但成本也高。 30、MFP(mini flat package) 小形扁平封裝。塑料SOP 或SSOP 的別稱(見SOP 和SSOP)。部分半導(dǎo)體廠家采用的名稱。 31、MQFP(metric quad flat package) 按照J(rèn)EDEC(美國(guó)聯(lián)合電子設(shè)備委員會(huì))標(biāo)準(zhǔn)對(duì)QFP 進(jìn)行的一種分類。指引腳中心距為 0.65mm、本體厚度為3.8mm2.0mm 的標(biāo)準(zhǔn)QFP(見QFP)。 32、MQUAD(metal quad

35、) 美國(guó)Olin 公司開發(fā)的一種QFP 封裝?；迮c封蓋均采用鋁材，用粘合劑密封。在自然空冷 條件下可容許2.5W2.8W 的功率。日本新光電氣工業(yè)公司于1993 年獲得特許開始生產(chǎn)。 33、MSP(mini square package) QFI 的別稱(見QFI)，在開發(fā)初期多稱為MSP。QFI 是日本電子機(jī)械工業(yè)會(huì)規(guī)定的名稱。 34、OPMAC(over molded pad array carrier) 模壓樹脂密封凸點(diǎn)陳列載體。美國(guó)Motorola 公司對(duì)

36、模壓樹脂密封BGA 采用的名稱(見 BGA)。 35、P(plastic) 表示塑料封裝的記號(hào)。如PDIP 表示塑料DIP。 36、PAC(pad array carrier) 凸點(diǎn)陳列載體，BGA 的別稱(見BGA)。 37、PCLP(printed circuit board leadless package) 印刷電路板無引線封裝。日本富士通公司對(duì)塑料QFN(塑料LCC)采用的名稱(見QFN)。引 腳中心距有0.55mm 和0.4mm 兩種規(guī)格。目前正處于開發(fā)階段。 38、PFP

37、F(plastic flat package) 塑料扁平封裝。塑料QFP 的別稱(見QFP)。部分LSI 廠家采用的名稱。 39、PGA(pin grid array) 陳列引腳封裝。插裝型封裝之一，其底面的垂直引腳呈陳列狀排列。封裝基材基本上都采 用多層陶瓷基板。在未專門表示出材料名稱的情況下，多數(shù)為陶瓷PGA，用于高速大規(guī)模邏輯 LSI 電路。成本較高。引腳中心距通常為2.54mm，引腳數(shù)從64 到447 左右。 了為降低成本，封裝基材可用玻璃環(huán)氧樹脂印刷基板代替。也有64256 引腳的塑料

38、PGA。 另外，還有一種引腳中心距為1.27mm 的短引腳表面貼裝型PGA(碰焊PGA)。(見表面貼裝 型PGA)。 40、piggy back 馱載封裝。指配有插座的陶瓷封裝，形關(guān)與DIP、QFP、QFN 相似。在開發(fā)帶有微機(jī)的設(shè) 備時(shí)用于評(píng)價(jià)程序確認(rèn)操作。例如，將EPROM 插入插座進(jìn)行調(diào)試。這種封裝基本上都是定制 品，市場(chǎng)上不怎么流通。 41、PLCC(plastic leaded chip carrier) 帶引線的塑料芯片載體。表面貼裝型封裝之一。引腳從封裝的四個(gè)側(cè)面引出，呈丁字形， 是塑料制品。美國(guó)德克薩斯儀器公

39、司首先在64k 位DRAM 和256kDRAM 中采用，現(xiàn)在已經(jīng)普 及用于邏輯LSI、DLD(或程邏輯器件)等電路。引腳中心距1.27mm，引腳數(shù)從18 到84。 J 形引腳不易變形，比QFP 容易操作，但焊接后的外觀檢查較為困難。 PLCC 與LCC(也稱QFN)相似。以前，兩者的區(qū)別僅在于前者用塑料，后者用陶瓷。但現(xiàn) 在已經(jīng)出現(xiàn)用陶瓷制作的J 形引腳封裝和用塑料制作的無引腳封裝(標(biāo)記為塑料LCC、PCLP、P LCC 等)，已經(jīng)無法分辨。為此，日本電子機(jī)械工業(yè)會(huì)于1988 年決定，把從四側(cè)引

40、出J 形引 腳的封裝稱為QFJ，把在四側(cè)帶有電極凸點(diǎn)的封裝稱為QFN(見QFJ 和QFN)。 42、PLCC(plastic teadless chip carrier)(plastic leaded chip currier) 有時(shí)候是塑料QFJ 的別稱，有時(shí)候是QFN(塑料LCC)的別稱(見QFJ 和QFN)。部分 LSI 廠家用PLCC 表示帶引線封裝，用PLCC 表示無引線封裝，以示區(qū)別。 43、QFH(quad flat high

41、60;package) 四側(cè)引腳厚體扁平封裝。塑料QFP 的一種，為了防止封裝本體斷裂，QFP 本體制作得 較厚(見QFP)。部分半導(dǎo)體廠家采用的名稱。 44、QFI(quad flat I-leaded packgac) 四側(cè)I 形引腳扁平封裝。表面貼裝型封裝之一。引腳從封裝四個(gè)側(cè)面引出，向下呈I 字。 也稱為MSP(見MSP)。貼裝與印刷基板進(jìn)行碰焊連接。由于引腳無突出部分，貼裝占有面積小 于QFP。 日立制作所為視頻模擬IC 開發(fā)并使用了這種封裝。此外，日本的Motorola 公司的PLL 

42、;IC 也采用了此種封裝。引腳中心距1.27mm，引腳數(shù)從18 于68。 45、QFJ(quad flat J-leaded package) 四側(cè)J 形引腳扁平封裝。表面貼裝封裝之一。引腳從封裝四個(gè)側(cè)面引出，向下呈J 字形。 是日本電子機(jī)械工業(yè)會(huì)規(guī)定的名稱。引腳中心距1.27mm。 材料有塑料和陶瓷兩種。塑料QFJ 多數(shù)情況稱為PLCC(見PLCC)，用于微機(jī)、門陳列、 DRAM、ASSP、OTP 等電路。引腳數(shù)從18 至84。 陶瓷QFJ 也稱為CLCC、JLCC(見CLCC)。帶窗口的封裝

43、用于紫外線擦除型EPROM 以及 帶有EPROM 的微機(jī)芯片電路。引腳數(shù)從32 至84。 46、QFN(quad flat non-leaded package) 四側(cè)無引腳扁平封裝。表面貼裝型封裝之一?，F(xiàn)在多稱為L(zhǎng)CC。QFN 是日本電子機(jī)械工業(yè) 會(huì)規(guī)定的名稱。封裝四側(cè)配置有電極觸點(diǎn)，由于無引腳，貼裝占有面積比QFP 小，高度比QFP 低。但是，當(dāng)印刷基板與封裝之間產(chǎn)生應(yīng)力時(shí)，在電極接觸處就不能得到緩解。因此電極觸點(diǎn) 難于作到QFP 的引腳那樣多，一般從14 到100 左右。 材料有

44、陶瓷和塑料兩種。當(dāng)有LCC 標(biāo)記時(shí)基本上都是陶瓷QFN。電極觸點(diǎn)中心距1.27mm。 塑料QFN 是以玻璃環(huán)氧樹脂印刷基板基材的一種低成本封裝。電極觸點(diǎn)中心距除1.27mm 外， 還有0.65mm 和0.5mm 兩種。這種封裝也稱為塑料LCC、PCLC、PLCC 等。 47、QFP(quad flat package) 四側(cè)引腳扁平封裝。表面貼裝型封裝之一，引腳從四個(gè)側(cè)面引出呈海鷗翼(L)型。基材有陶 瓷、金屬和塑料三種。從數(shù)量上看，塑料封裝占絕大部分。當(dāng)沒有特別表示出材料時(shí)，多數(shù)情 況為塑料QFP。塑料QFP&#

45、160;是最普及的多引腳LSI 封裝。不僅用于微處理器，門陳列等數(shù)字邏輯LSI 電路，而且也用于VTR 信號(hào)處理音響信號(hào)處理等模擬LSI 電路。引腳中心距有1.0mm、0.8mm、 0.65mm、0.5mm、0.4mm、0.3mm 等多種規(guī)格。0.65mm 中心距規(guī)格中最多引腳數(shù)為304。 日本將引腳中心距小于0.65mm 的QFP 稱為QFP(FP)。但現(xiàn)在日本電子機(jī)械工業(yè)會(huì)對(duì)QFP 的外形規(guī)格進(jìn)行了重新評(píng)價(jià)。在引腳中心距上不加區(qū)別，而是根據(jù)封裝本體厚度分為 QFP(2.0mm3.6mm 厚)、LQFP

46、(1.4mm 厚)和TQFP(1.0mm 厚)三種。 另外，有的LSI 廠家把引腳中心距為0.5mm 的QFP 專門稱為收縮型QFP 或SQFP、VQFP。 但有的廠家把引腳中心距為0.65mm 及0.4mm 的QFP 也稱為SQFP，至使名稱稍有一些混亂。 QFP 的缺點(diǎn)是，當(dāng)引腳中心距小于0.65mm 時(shí)，引腳容易彎曲。為了防止引腳變形，現(xiàn)已 出現(xiàn)了幾種改進(jìn)的QFP 品種。如封裝的四個(gè)角帶有樹指緩沖墊的BQFP(見BQFP)；帶樹脂保護(hù) 環(huán)覆蓋引腳前端的GQFP(見GQF

47、P)；在封裝本體里設(shè)置測(cè)試凸點(diǎn)、放在防止引腳變形的專用夾 具里就可進(jìn)行測(cè)試的TPQFP(見TPQFP)。 在邏輯LSI 方面，不少開發(fā)品和高可靠品都封裝在多層陶瓷QFP 里。引腳中心距最小為 0.4mm、引腳數(shù)最多為348 的產(chǎn)品也已問世。此外，也有用玻璃密封的陶瓷QFP(見Gerqad)。 48、QFP(FP)(QFP fine pitch) 小中心距QFP。日本電子機(jī)械工業(yè)會(huì)標(biāo)準(zhǔn)所規(guī)定的名稱。指引腳中心距為0.55mm、0.4mm、 0.3mm 等小于0.65mm 的QFP(見QFP)。 49、QIC(quad 

48、;in-line ceramic package) 陶瓷QFP 的別稱。部分半導(dǎo)體廠家采用的名稱(見QFP、Cerquad)。 50、QIP(quad in-line plastic package) 塑料QFP 的別稱。部分半導(dǎo)體廠家采用的名稱(見QFP)。 51、QTCP(quad tape carrier package) 四側(cè)引腳帶載封裝。TCP 封裝之一，在絕緣帶上形成引腳并從封裝四個(gè)側(cè)面引出。是利用 TAB 技術(shù)的薄型封裝(見TAB、TCP)。 52、QTP(qu

49、ad tape carrier package) 四側(cè)引腳帶載封裝。日本電子機(jī)械工業(yè)會(huì)于1993 年4 月對(duì)QTCP 所制定的外形規(guī)格所用的 名稱(見TCP)。 53、QUIL(quad in-line) QUIP 的別稱(見QUIP)。 54、QUIP(quad in-line package) 四列引腳直插式封裝。引腳從封裝兩個(gè)側(cè)面引出，每隔一根交錯(cuò)向下彎曲成四列。引腳中 心距1.27mm，當(dāng)插入印刷基板時(shí)，插入中心距就變成2.5mm。因此可用于標(biāo)準(zhǔn)印刷線路板。是 比標(biāo)準(zhǔn)DIP 更

50、小的一種封裝。日本電氣公司在臺(tái)式計(jì)算機(jī)和家電產(chǎn)品等的微機(jī)芯片中采用了些 種封裝。材料有陶瓷和塑料兩種。引腳數(shù)64。 55、SDIP (shrink dual in-line package) 收縮型DIP。插裝型封裝之一，形狀與DIP 相同，但引腳中心距(1.778mm)小于DIP(2.54mm)， 因而得此稱呼。引腳數(shù)從14 到90。也有稱為SHDIP 的。材料有陶瓷和塑料兩種。 56、SHDIP(shrink dual in-line package) 同SDIP。部分半導(dǎo)體廠家采用的名稱。

51、 57、SIL(single in-line) SIP 的別稱(見SIP)。歐洲半導(dǎo)體廠家多采用SIL 這個(gè)名稱。 58、SIMM(single in-line memory module) 單列存貯器組件。只在印刷基板的一個(gè)側(cè)面附近配有電極的存貯器組件。通常指插入插座 的組件。標(biāo)準(zhǔn)SIMM 有中心距為2.54mm 的30 電極和中心距為1.27mm 的72 電極兩種規(guī)格。 在印刷基板的單面或雙面裝有用SOJ 封裝的1 兆位及4 兆位DRAM 的

52、SIMM 已經(jīng)在個(gè)人 計(jì)算機(jī)、工作站等設(shè)備中獲得廣泛應(yīng)用。至少有3040的DRAM 都裝配在SIMM 里。 59、SIP(single in-line package) 單列直插式封裝。引腳從封裝一個(gè)側(cè)面引出，排列成一條直線。當(dāng)裝配到印刷基板上時(shí)封 裝呈側(cè)立狀。引腳中心距通常為2.54mm，引腳數(shù)從2 至23，多數(shù)為定制產(chǎn)品。封裝的形狀各 異。也有的把形狀與ZIP 相同的封裝稱為SIP。 60、SKDIP(skinny dual in-line package) DIP 的一種。指寬度

53、為7.62mm、引腳中心距為2.54mm 的窄體DIP。通常統(tǒng)稱為DIP(見 DIP)。 61、SLDIP(slim dual in-line package) DIP 的一種。指寬度為10.16mm，引腳中心距為2.54mm 的窄體DIP。通常統(tǒng)稱為DIP。 62、SMD(surface mount devices) 表面貼裝器件。偶而，有的半導(dǎo)體廠家把SOP 歸為SMD(見SOP)。 63、SO(small out-line) SOP 的別稱。世界上很多半導(dǎo)體廠家都采用此別稱。(見

54、SOP)。 64、SOI(small out-line I-leaded package) I 形引腳小外型封裝。表面貼裝型封裝之一。引腳從封裝雙側(cè)引出向下呈I 字形，中心距 1.27mm。貼裝占有面積小于SOP。日立公司在模擬IC(電機(jī)驅(qū)動(dòng)用IC)中采用了此封裝。引腳數(shù) 26。 65、SOIC(small out-line integrated circuit) SOP 的別稱(見SOP)。國(guó)外有許多半導(dǎo)體廠家采用此名稱。 66、SOJ(Small Out-Line J-Leaded

55、 Package) J 形引腳小外型封裝。表面貼裝型封裝之一。引腳從封裝兩側(cè)引出向下呈J 字形，故此得名。 通常為塑料制品，多數(shù)用于DRAM 和SRAM 等存儲(chǔ)器LSI 電路，但絕大部分是DRAM。用SOJ 封裝的DRAM 器件很多都裝配在SIMM 上。引腳中心距1.27mm，引腳數(shù)從20 至40(見SIMM)。 67、SQL(Small Out-Line L-leaded package) 按照J(rèn)EDEC(美國(guó)聯(lián)合電子設(shè)備工程委員會(huì))標(biāo)準(zhǔn)對(duì)SOP 所采用的名稱(見

56、SOP)。 68、SONF(Small Out-Line Non-Fin) 無散熱片的SOP。與通常的SOP 相同。為了在功率IC 封裝中表示無散熱片的區(qū)別，有意 增添了NF(non-fin)標(biāo)記。部分半導(dǎo)體廠家采用的名稱(見SOP)。 69、SOF(small Out-Line package) 小外形封裝。表面貼裝型封裝之一，引腳從封裝兩側(cè)引出呈海鷗翼狀(L 字形)。材料有塑料 和陶瓷兩種。另外也叫SOL 和DFP。 SOP 除了用于存儲(chǔ)器LSI 外，也廣泛用于規(guī)模不太大的ASSP 等電路。在輸入輸出端子不 超過1040 的領(lǐng)域，SOP 是普及最廣的表面貼裝封裝。引腳中心距1.27mm，引腳數(shù)從844。 另外，引腳中心距小于1.27mm 的SOP 也稱為SSOP；裝配高度不到1.27mm 的