模擬電路基礎(chǔ)

1、1Cmos 模擬電路基礎(chǔ)(一)寫(xiě)這個(gè)文章的目的是為了這段時(shí)間的學(xué)習(xí)作個(gè)筆記，同時(shí)激勵(lì)自己繼續(xù)下去。1， NMOS管的V-I特性非飽和區(qū)的I-V特性。 ( 0 Vds Vgs Vtn )Vd = u E其中，u為電子遷移率， E=V/l, 為導(dǎo)體內(nèi)的場(chǎng)強(qiáng)。Ids = 0.5*K*(W/L)*2*(Vgs Vtn)*Vds Vds*exp2其中，K為器件的跨導(dǎo)系數(shù)，K= u*Cox = （u*0*ox）/ tox用n表示器件的增益系數(shù)，n = K* （W/L） 飽和區(qū)的I-V特性。 ( 0 Vgs - Vtn Vds )隨著Vds的增大，溝道漏端的導(dǎo)電層會(huì)減薄，當(dāng)Vds = Vgs Vtn時(shí)，它被

2、夾斷。當(dāng)Vds繼續(xù)增大，夾斷點(diǎn)向源端移動(dòng)。此時(shí)，溝道兩端電壓保持為 （Vgs Vtn），而Vds的增加部分落在夾斷耗盡區(qū)內(nèi)，Ids幾乎不變。如果夾斷耗盡區(qū)的長(zhǎng)度遠(yuǎn)小于L，忽略溝道長(zhǎng)度的縮短，用Vgs Vtn = Vds 帶入得到飽和區(qū)的電流表達(dá)式為Ids = 0.5*K*(W/L)*(Vgs Vtn)*exp2但是，當(dāng)考慮溝道長(zhǎng)度調(diào)制效應(yīng)時(shí)，Ids = 0.5*K*(W/L)*(Vgs Vtn)*exp2*（1+*Vds）試驗(yàn)證明，是溝道長(zhǎng)度的線性函數(shù)。 截止區(qū) （ Vgs Vtn = 0）Ids = 0. PMOS管的V-I特性，它的偏壓與極性與NMOS相反。但是，由于電子的遷移率與空穴的遷

3、移率不等，前者是后者的23倍，因此，Kn= （2.03.0）Kp 2， MOS管的小信號(hào)模型輸入信號(hào)的幅度一般與電源電壓相比很小，它在直流偏置工作點(diǎn)附近變化，可以近似認(rèn)為器件工作在線性區(qū)間。大信號(hào)可以確定器件的直流工作點(diǎn)，小信號(hào)可以用來(lái)設(shè)計(jì)器件和電路的性能。對(duì)于在飽和區(qū)工作的mos，gm = K*(W/L)*(Vgs Vtn)*（1+*Vds） 其中，gm 是柵跨導(dǎo)gds = 1/rds = ( Ids *)/(1+*Vds ) =Ids其中，rds 是mos管的輸出電阻。由該式可見(jiàn)，通過(guò)減小和減小Ids可以達(dá)到提高輸出電阻的目的。而要減小，必須增大L 3, CMOS電路的基本模塊開(kāi)關(guān)開(kāi)關(guān)導(dǎo)通

4、時(shí)，Vds很小，Vgs很大，即MOS管處于非飽和區(qū)。Id = K*W/L *(Vgs Vt )*Vds其中，0 Vds Vt, 顯然MOS管工作在飽和區(qū)。I = Id = k*W/（2*L）*（Vgs Vt）exp2V = Vgs =Vds = Vt +（*Id*L / K*W）exp (0.5)mos 管的柵極和漏極連接起來(lái)意味著用Vds 控制Id，因此，溝道跨導(dǎo)變成了溝道電導(dǎo)，其小信號(hào)電導(dǎo)用g表示g =K*W/L*(V-Vt) note:有源電阻可以作為有源電阻的分壓器，有時(shí)用兩個(gè)有源電阻串聯(lián)代替一個(gè)電阻，是為了節(jié)省柵極面積。 電流阱和電流源電流阱和電流源都是兩端元件。在理想情況下，他們的

5、電流值與加在兩端的電壓無(wú)關(guān)，始終保持為常數(shù)。它們常被用來(lái)作為各級(jí)放大的偏置元件和有源負(fù)載，以提供穩(wěn)定的工作電流和較大的動(dòng)態(tài)電阻。電流阱對(duì)負(fù)載提供拉電流或吸收電流，其端電壓只有大于Vmin，或器件工作在飽和區(qū)才可產(chǎn)生近似不變的電流。 鏡像電流源如圖：由于Vdg1=0,只要Vds1Vt1,二極管連接的M1總處于飽和狀態(tài)。由于Vgs1=Vgs2,如果Vds2Vgs1-Vt2,則M2也工作在飽和區(qū)。它就是上面的單管電流阱，輸出恒定電流。他的電壓偏置是通過(guò)Iref的偏置實(shí)現(xiàn)的。如果M1=M2，則Id2=Iref但是當(dāng)Iref變化時(shí)，或M2的W/L比值變化時(shí)，輸出電流Id2也發(fā)生變化。Iout / Iin

6、 = Id2/Id1 = Kn2*W2*L1*(1+2*Vds2) / Kn1*W1*L2*(1+1*Vds1)由此，我們可以通過(guò)W和L的參數(shù)的確定來(lái)調(diào)節(jié)鏡像電流源的增益，也可以采用多個(gè)不同寬長(zhǎng)比的M2器件，對(duì)同一參數(shù)電流Iref得到多個(gè)不同數(shù)值得電流。Rout = 1 / (*Id) CMOS放大器1， 反向放大器：由壓控電流阱或電流預(yù)源與負(fù)載組成。M1是電壓控制的電流阱，二極管連接的M2是有源電阻，作為M1的負(fù)載。M2的柵極與漏極相連，只要|Vds2| |Vtp|,總是處于飽和狀態(tài)。因此，當(dāng)Vin等于Vss時(shí)，M1的漏電流為0，Vds2的值等于Vt2，所以，Vout= Vdd- |Vt2|

7、 ， 這是最大的輸出電壓。當(dāng)Vin從Vss增大至大于Vt1時(shí)，M1導(dǎo)通，Vout下降。隨著Vin的增加，M1和M2中的電流也增加。|Vds2|隨電流的平方關(guān)系而增加。當(dāng)Vds1Vgs1-Vt1時(shí)，即Vout- VssVin- Vss-Vt1 或VoutVin Vt1，M1飽和。當(dāng)輸出下降至Vout0條件下，若增加Vin, 但是使Vin=(Vg-Vtn)時(shí)，a端溝道夾斷。若Vout Vtn , | Vgp Vin | Vtn, |Vgp Vin|Vtp| 時(shí)，雙管導(dǎo)通，C被繼續(xù)充電，使Vout=Vin。P管導(dǎo)通區(qū)： 當(dāng)Vgn-Vin |Vtp| 時(shí)，N管截止，而P管仍為導(dǎo)通狀態(tài)，Vin經(jīng)P管繼續(xù)

8、向C充電，使Vout = Vin。由上可見(jiàn)，在輸入從0到1的變化范圍，輸出電壓始終等于輸入電壓，消除了閾值損失。 3， CMOS反向器是由一對(duì)互補(bǔ)的MOS管組成，當(dāng)Vin = 0，N管截止，P管導(dǎo)通，輸出通過(guò)閉合的PMOS開(kāi)關(guān)與電源相連，因?yàn)镻MOS開(kāi)關(guān)傳輸1為理想開(kāi)關(guān)，故Vout=Vdd；當(dāng)Vin=1，N管導(dǎo)通，P管截止，輸出經(jīng)過(guò)NMOS開(kāi)關(guān)與地相通，NMOS開(kāi)關(guān)傳輸0為理想開(kāi)關(guān)，故Vout=0v。 NMOS管的漏源電流公式如下：In = 0 （Vin=Vtn）In=0.5*(Vin-Vtn)exp2 (Vtn Vin Vout+Vtn) PMOS管的漏源電流公式如下：Ip=0 (Vin=V

9、dd+Vtp)Ip=0.5*(Vin-Vtp-Vdd)exp2 (Vdd+Vtp Vin = Vout +Vtp)Ip=0.5*(Vin-Vtp-Vdd)exp2 - (Vin-Vtp-Vout)exp2 （VinVout+Vtp) 4,或非門(mén)和與非門(mén)CMOS或非門(mén)雖然該電路的輸入輸出之間為或非關(guān)系，不受器件尺寸的影響。但由于兩個(gè)輸入有四種不同的信號(hào)組合，不可能使所有輸入條件下，都獲得對(duì)稱的輸出驅(qū)動(dòng)特性。一種設(shè)計(jì)策略是盡可能使最壞工作條件下的驅(qū)動(dòng)能力能夠與標(biāo)準(zhǔn)的反相器相同。標(biāo)準(zhǔn)的反相器設(shè)計(jì)是Wp/ Wn=n / p 2.5 (Lp = Ln)或非門(mén)最壞的工作條件是二輸入同為0和同為1造成的驅(qū)動(dòng)

10、能力不對(duì)稱，此時(shí)，可以把MOS管等價(jià)為電阻加上開(kāi)關(guān)。Ip / In Vdd/(2*Rp) / 2*Vdd / Rn = Rn/4*Rp所以，下拉管設(shè)計(jì)小為最小尺寸的溝長(zhǎng)Ln和Wn， 上拉管的尺寸是Lp=Ln，Wp= 4*2.5Wn這種設(shè)計(jì)下，將使最壞工作條件下的驅(qū)動(dòng)對(duì)稱性與標(biāo)準(zhǔn)的反相器相同。 信號(hào)的傳輸延遲：一個(gè)集成數(shù)字電路的延遲時(shí)間主要包括兩個(gè)部分：門(mén)延遲和互連線的延遲。門(mén)延遲是指信號(hào)從輸入該門(mén)到輸出所需的時(shí)間延遲，是系統(tǒng)基本構(gòu)件的重要參數(shù)；互連線延遲是指集成電路內(nèi)部門(mén)與門(mén)之間連線的分布參數(shù)引起的延時(shí)。 CMOS反向器的延遲：延遲時(shí)間td為輸入電壓變化到50%Vdd的時(shí)刻到輸出電壓變化到50%Vdd的時(shí)刻之間的間隔。也可以看為信號(hào)從輸入到輸出的邏輯轉(zhuǎn)移時(shí)間。上升時(shí)間tr為信號(hào)電平從0.1Vdd上升到0.9Vdd所需的時(shí)間，下降時(shí)間tf為信號(hào)電平從0.9Vdd下降到0.1Vdd所需的時(shí)間。反相器的負(fù)載電容為 CCgn +ox*Wn*Ln +ox*Wp*Lp 連線延遲：集成電路芯片上的門(mén)與門(mén)之間的連線形成互連電容和互連電阻。芯片的金屬