《數(shù)字邏輯》期末考試A卷參考答案

1、數(shù)字邏輯期末考試A卷參考答案數(shù)字邏輯期末考試A卷參考答案一、判斷題：下面描述正確的打，錯誤的打'X'（每小題1分，共10分）1、為了表示104個信息，需7位二進制編碼，2、BCD碼能表示0至15之間的任意整數(shù)X3、余3碼是有權碼x4、2421碼是無權碼X5、二值數(shù)字邏輯中變量只能取值0和1,且表示數(shù)的大小X6、計算機主機與鼠標是并行通信X7、計算機主機與鍵盤是串行通信，8、占空比等于脈沖寬度除于周期，9、上升時間和下降時間越長，器件速度越慢V10、卡諾圖可用來化簡任意個變量的邏輯表達式X二、寫出圖中電路的邏輯函數(shù)表達式。（每小題5分，共10分）1、F=A2、F=ABCD三、選擇

2、題：（多選題，多選或少選不得分，每3.滿足如圖所示電路的輸出函數(shù)F的表達式為工(A)F=ABCD(B)F=AB-CD-(C)F=A+B+C+D(D)F=a+BC+D(E)F=aBCDAo-&Bo0-&IJ4、 己知L=ABC+CD,可以肯定使L=。的情況是_2。(A)A=Q,BC=1；(B)E=1,C=1;(C)AB=1,CD=QS(D)BC=1,D=15、邏輯函數(shù)AB+BCD+aC+gC可化簡為A,B,C,D0(A)AB+AC+BC(B)AB+C(A+B)(C)AB+CAB(D)AB+C(E)16、圖示電路均為CMOS電路，能實現(xiàn)輸出邏輯功能的有AooA懸空iMq(A)CB)

3、oA(C)7、下圖均為丁丁L電路，A電路能實現(xiàn)AB+CD的邏輯關系?f5UABC(A)(B)F2D0Ao-&Bo如圖所示申.示方程式正式的為.(A)C=（匚）L=Q： . K7 二 Q：舊）©二 Q9、 圖示電路中，當各觸發(fā)器的狀態(tài)為C時,再輸入一個DF脈沖，觸發(fā)器的狀態(tài)為QQkOCLcpo（A）Q2=11（B）電&=10（C）Q0=0110、 如圖所示口觸發(fā)器CSF及A、B波形已知，假設觸發(fā)器的初態(tài)Q=C,則在GF脈沖作用下，Q端的波形為Ao以Ba四、填空題（每空1分，共20分）1、一個觸發(fā)器可表示_1=_位二進制碼，三個觸發(fā)器串接起來，可表示_3一位二進制數(shù)。2、

4、欲表示十進制的十個數(shù)碼，需要_4_個觸發(fā)哭TFITO3、寄存器中，與觸發(fā)器相配合的控制電路通常由門電路（選擇提示：門電路、觸發(fā)器、晶體二極管）構(gòu)成4、一個五位的二進制加法計數(shù)器，由00000狀態(tài)開始，問經(jīng)過75個輸入脈沖后，此計數(shù)器的狀本為01011。5、四位移位寄存器可以寄存四位數(shù)碼，若將這些數(shù)碼全部從串行輸出端輸出，需經(jīng)過3個時鐘周期。6、=RS_觸發(fā)器存在輸入約束條件，_主從JK_觸發(fā)器會出現(xiàn)一次翻轉(zhuǎn)現(xiàn)象。7、負跳沿觸發(fā)翻轉(zhuǎn)的主從JK觸發(fā)器的輸入信號應該在CP為低電平_時加入，在CP為_高電壬_時輸入信號要求穩(wěn)定不變。8、正跳沿觸發(fā)翻轉(zhuǎn)的D觸發(fā)器的輸入信號在CP_上升沿_前一瞬間加入。9

5、、由與非門組成的基本RS觸發(fā)器當輸入R=0,S=0時，同向輸出端Q=1,反向輸出端Q_1_,當_氏、S同時由0變1_時，輸出不定狀態(tài)。10、T觸發(fā)器是由_JK_觸發(fā)器的數(shù)據(jù)輸入端短接而成。11、觸發(fā)器的脈沖工作特性是指對_時鐘脈沖_和_輸入信號的時間關系_的要求。12，下圖電路是，一位二進制計藪器，也是二_位四進制討數(shù)器，若作分頻器用，并假設計數(shù)眼中的頻率,"256kH/則3產(chǎn)田Hz.OOOO101J0I0I1JQI_11°I1JQ|1e1JQINi>FFtJ>FF7d>FF*ckFF（oiKCiI1KICiI1KIoI1K五、用CMOS電路實現(xiàn)下面的邏輯

6、函數(shù)，畫出其內(nèi)部電路圖（用場效應管作為基本單元），要求清晰整潔。（共10分，每小題5分）1、L=ATb2、L=abVCC2- vcc VV六、設計一個由三人投票（只能投贊成和反對票）的表決電路，當多數(shù)人贊成時，投票通過。投贊成票約定為1,投票通過約定為1,只限用與非門電路，要求寫出設計過程（10分）解：1、依題意可得下面的真值表，L=1.代表投票通過；ABC1L0000001001000111110001011110111112、由上面的真值表可得邏輯表達式為:L=AB+BC+CA+ABC=AB+BC+CA3、將其劃簡為與非表達式為：L= AB BC CA4、依上式畫出邏輯電路圖如下：七、解：設每個門的時延均為t。考慮門的傳輸延遲時間，電路波形圖如下所示，可見電路存在競爭冒險。存在競爭曷除”II八、解：（1）按題意要求的狀態(tài)轉(zhuǎn)換表整理后可得出各驅(qū)動信號的真值表如下Q1Q；。片er'。產(chǎn)4舄,2k2J0000010X0>1Xr0010110>【1XX00101101X10K0X0110100Xr1XK01100000X110X0X